问：为什么我的处理器功耗大于数据手册给出的值? 答：在我的上一篇文章中，我谈到了一个功耗过小的器件——是的，的确有这种情况——带来麻烦的事情。但这种情况很罕见。我处理的更常见情况是客户抱怨器件功耗大于数据手册所宣称的值。 记得有一次，客户拿着处理器板走进我的办公室，说它的功耗太大，耗尽了电池电量。由于我们曾骄傲地宣称该处理器属于超低功耗器件，因此举证责任在我们这边。我准备按照惯例，一个一个地切断电路板上不同器件的电源，直至找到真正肇事者，这时我想起不久之前的一个类似案例，那个案例的“元凶”是一个独自挂在供电轨和地之间的LED，没有限流电阻与之为伍。LED最终失效是因为过流，还是纯粹因为它觉得无聊了，我不能完全肯定，不过这是题外话，我们暂且不谈。从经验出发，我做的第一件事是检查电路板上有无闪闪发光的LED。但遗憾的是，这次没有类似的、昭示问题的希望曙光。另外，我发现处理器是板上的唯一器件，没有其他器件可以让我归咎责任。客户接下来抛出的一条信息让我的心情更加低落：通过实验室测试，他发现功耗和电池寿命处于预期水平，但把系统部署到现场之后，电池电量快速耗尽。此类问题是最难解决的问题，因为这些问题非常难以再现“第一案发现场”。这就给数字世界的问题增加了模拟性的无法预测性和挑战，而数字世界通常只是可预测的、简单的1和0的世界。 在最简单意义上，处理器功耗主要有两方面：内核和I/O。当涉及到抑制内核功耗时，我会检查诸如以下的事情：PLL配置/时钟速度、内核供电轨、内核的运算量。有多种办法可以使内核功耗降低，例如：降低内核时钟速度，或执行某些指令迫使内核停止运行或进入睡眠/休眠状态。如果怀疑I/O吞噬了所有功耗，我会关注I/O电源、I/O开关频率及其驱动的负载。 我能探究的只有这两个方面。结果是，问题同内核方面没有任何关系，因此必然与I/O有关。这时，客户表示他使用该处理器纯粹是为了计算，I/O活动极少。事实上，器件上的大部分可用I/O接口都没有得到使用。 “等等!有些I/O您没有使用。您的意思是这些I/O引脚未使用。您是如何连接它们的?” “理所当然，我没有把它们连接到任何地方!” “原来如此!” 这是一个令人狂喜的时刻，我终于找到了问题所在。虽然没有沿路尖叫，但我着实花了一会工夫才按捺住兴奋之情，然后坐下来向他解释。 典型CMOS数字输入类似下图： 图1.典型CMOS输入电路(左)和CMOS电平逻辑(右) 当以推荐的高(1)或低(0)电平驱动该输入时，PMOS和NMOS FET一次导通一个，绝不会同时导通。输入驱动电压有一个不确定区，称为“阈值区域”，其中PMOS和NMOS可能同时部分导通，从而在供电轨和地之间产生一个泄漏路径。当输入浮空并遇到杂散噪声时，可能会发生这种情况。这既解释了客户电路板上功耗很高的事实，又解释了高功耗为什么是随机发生的。 图2.PMOS和NMOS均部分导通，在电源和地之间产生一个泄漏路径 某些情况下，这可能引起闩锁之类的状况，即器件持续汲取过大电流，最终烧毁。可以说，这个问题较容易发现和解决，因为眼前的器件正在冒烟，证据确凿。我的客户报告的问题则更难对付，因为当您在实验室的凉爽环境下进行测试时，它没什么问题，但送到现场时，就会引起很大麻烦。 现在我们知道了问题的根源，显而易见的解决办法是将所有未使用输入驱动到有效逻辑电平(高或低)。然而，有一些细微事项需要注意。我们再看几个CMOS输入处理不当引起麻烦的情形。我们需要扩大范围，不仅考虑彻底断开/浮空的输入，而且要考虑似乎连接到适当逻辑电平的输入。 如果只是通过电阻将引脚连接到供电轨或地，应注意所用上拉或下拉电阻的大小。它与引脚的拉/灌电流一起，可能使引脚的实际电压偏移到非期望电平。换言之，您需要确保上拉或下拉电阻足够强。 如果选择以有源方式驱动引脚，务必确保驱动强度对所用的CMOS负载足够好。若非如此，电路周围的噪声可能强到足以超过驱动信号，迫使引脚进入非预期的状态。 我们来研究几种情形： 1. 在实验室正常工作的处理器，在现场可能莫名重启，因为噪声耦合到没有足够强上拉电阻的RESET(复位)线中。 图3.噪声耦合到带弱上拉电阻的引脚中，可能引起处理器重启 2. 想象CMOS输入属于一个栅极驱动器的情况，该栅极驱动器控制一个高功率MOSFET/IGBT，后者在应当断开的时候意外导通!简直糟糕透了。 图4.噪声过驱一个弱驱动的CMOS输入栅极驱动器，引起高压总线短路 表1. ADSP-SC58x/ADSP-2158x设计人员快速参 另一种相关但不那么明显的问题情形是当驱动信号的上升/下降非常慢时。这种情况下，输入可能会在中间电平停留一定的时间，进而引起各种问题。 图5.CMOS输入的上升/下降很慢，导致过渡期间暂时短路 我们已经在一般意义上讨论了CMOS输入可能发生的一些问题，值得注意的是，就设计而言，有些器件比其他器件更擅长处理这些问题。例如，采用施密特触发器输入的器件能够更好地处理具有高噪声或慢边沿的信号。 我们的一些最新处理器也注意到这种问题，并在设计中采取了特殊预防措施，或发布了明确的指南，以确保运行顺利。例如，ADSP-SC58x/ADSP-2158x数据手册清楚说明了有些管脚具有内部端接电阻或其他逻辑电路以确保这些管脚不会浮空。 最后，正如大家常说的，正确完成所有收尾工作很重要，尤其是CMOS数字输入。

· EGA2000系列泛光照明器结合艾迈斯半导体独特的VCSEL和光学封装技术，可为检测和测距应用提供优异性能 · 该系列非常适合用于机器人及协作机器人应用中的物体检测和3D测绘，以及智能锁与支付终端系统的脸部识别等新兴应用场景 · 采用尖端专有技术，提供多种波长和多种发射角选项，支持系统集成商和制造商构建多种多样的终端产品 中国，2021年1月19日——全球领先的高性能传感器解决方案供应商艾迈斯半导体(ams AG)，今日推出新系列红外VCSEL(垂直腔面激光发射器)泛光照明器EGA2000系列，旨在满足工业制造商为机器人、协作机器人、自动导引车以及使用2D/3D光学传感的智能设备开发各种创新应用。 在对所有关键元器件实行严格品控的供应链管理下，艾迈斯半导体自主研发和生产的VCSEL和匀光片可保证每一颗EGA2000系列产品都能够提供均匀、严格符合设计规格的高功率泛光照明，而这对于测距、物体检测、脸部识别这类新兴应用尤为重要——这些应用均需配合2D或是更复杂的基于飞行时间(ToF)或立体视觉(SV)3D技术，其高效地泛光性能乃是重中之重。 3D传感最先在智能手机中用于提供安全可靠的脸部识别，现在已逐渐成为工业市场的新兴技术，适用于以下应用： · 机器人应用中的物体尺寸检测 · 自动导引车(AGV，包括扫地机器人和割草机器人)运行的3D环境测绘 · 人脸支付和智能锁中的脸部识别 · 夜视摄像头 艾迈斯半导体3D传感模块与解决方案部门高级营销总监Markus Luidolt表示：“物流仓储、家居和楼宇自动化、工业4.0等市场的创新步伐令人瞩目。家庭清洁机器人、协助工厂操作员的协作机器人、取代仓库中传统叉车的AGV等新产品门类的市场已渐成气候。EGA2000系列出色的光学性能及其多种发射角将有助于工业应用实现更可靠的测距和深度测绘，减少设计迭代和系统调试，加快产品上市。此外，为支持客户的研发投入、服务于更广泛的挑战性应用，EGA2000系列完全符合工业类客户对产品生命周期的需求，将会是一个长期的产品系列。” 精确成型的均一光束 艾迈斯半导体集成红外发射器架构的特性造就了EGA2000系列泛光照明器出色的光学性能。 EGA2000系列使用微透镜来匹配VCSEL发射器的特性，可产生具有均匀的矩形光斑。这种严格控制的光斑和发射角(FOI)与2D/3D测距和检测系统中使用的红外图像传感器的视场角所匹配，从而提高了反射光信号的强度和完整性。 EGA2000系列提供两种波长选择： · 850nm适用于需要高灵敏度的系统 · 940nm能够轻松达到人眼安全保护法规要求;出色的抗阳光干扰抑制能力使940nm照明器适用于室外使用 每种波长选择还提供三种发射角配置： · 超宽FoI——适用于机器人避障和人数统计应用 · 宽FoI——适用于机器视觉系统，例如物流系统中的体积测量 · 窄FoI——适用于轮廓测量等应用场景，支持远程测量 EGA2000系列泛光照明器样品现已开始供货，计划于2021年第二季度开始批量生产。

2021 年 1 月 19 日，日本东京讯 – 全球半导体解决方案供应商瑞萨电子集团今日宣布，扩大其通用64位微处理器(MPU)RZ/G2产品群，为广泛的应用提供更强大的AI处理能力。扩展后的产品阵容包括三款基于最新Arm® Cortex®-A55内核打造的全新入门级MPU型号：RZ/G2L、RZ/G2LC和RZ/G2UL。加上现有中高端RZ/G2E、RZ/G2N、RZ/G2M和RZ/G2H MPU，共有七款RZ/G2 MPU提供从入门级到高端设计的卓越扩展性。 全新RZ/G2L MPU基于Cortex-A55 CPU内核搭建，处理性能相比之前使用Cortex-A53内核的产品提升约20%，在AI应用的基本处理中速度提升约6倍。此外，新款MPU集成了摄像头输入接口、3D图形引擎和视频编解码器，为人机界面(HMI)应用的复杂功能(如多媒体处理、GUI渲染和AI图像处理)提供更经济高效的支持。此外，MPU还具有Cortex-M33内核，无需外部微控制器(MCU)即可对传感器数据采集等任务进行实时处理，从而降低整体系统成本。 瑞萨电子高级副总裁、物联网及基础设施事业本部SoC事业部负责人新田启人表示：“将64位MPU用于AI和图形HMI的处理已变得越来越普遍，这也增加了对易用且高性能MPU的需求。通过在RZ/G2中增加全新入门级产品，瑞萨正在加速Linux操作系统在高性能MPU上的应用，并在降低整体成本的同时助力创新，在HMI设备中提供更佳性能和增强功能。” Arm公司汽车及物联网事业部高级副总裁兼总经理Dipti Vachani表示：“随着AI对日常生活带来的变革，需要更强大的设备运算能力才能为数十亿个物联网端点提供实时洞察。瑞萨电子将Arm技术整合至其最新的64位MPU中，使更高性能的物联网设备可进行更多智能化处理，从而加速端点AI的普及。” 作为RZ/G系列的一部分，全新入门级RZ/G2L具备针对片上存储器和外部DDR存储器的数据错误检查与纠正(ECC)保护功能，还提供经过验证的Linux软件包(VLP)——该工业级Linux带有民用基础设施平台(CIP)Linux内核，可实现10年以上的支持保证及安全维护，可大幅降低未来的维护成本。此外，对安全功能的支持意味着客户也可放心地将RZ/G2L MPU产品群应用于需要高可靠性和延长使用寿命的工业应用，从而加快产品上市。 对于可能需要更复杂AI功能的场景，瑞萨计划通过其专有的AI加速器DRP-AI来增强RZ/G2L产品群的功能与性能。瑞萨将持续推出拥有更好引脚兼容性和软件可复用性的产品，以减轻客户在将来向其产品线中添加新产品版本时的开发负担。 RZ/G2L产品群的关键特性 · Cortex-A55和Cortex-M33 64位CPU内核 – RZ/G2L和RZ/G2LC：双核或单核Cortex-A55(1.2 GHz)及Cortex-M33 – RZ/G2UL：单核Cortex-A55(1.0 GHz)及Cortex-M33(可选) · 3D图形功能(Arm MaliTM-G31 GPU)(RZ/G2L和RZ/G2LC) · 视频编解码器(H.264)(RZ/G2L) · CAN接口，支持更快CAN FD协议(RZ/G2L、RZ/G2LC和RZ/G2UL) · 千兆以太网(RZ/G2L和RZ/G2UL双通道，RZ/G2LC单通道) · 数据错误检查与纠正(ECC)(RZ/G2L、RZ/G2LC和RZ/G2UL) · 支持DDR4和DDR3L外部存储器接口(RZ/G2L、RZ/G2LC和RZ/G2UL) · 13mm2(RZ/G2LC、RZ/G2UL)、15mm2(RZ/G2L)和21mm2(RZ/G2L)BGA封装 作为助力快速开发的一系列综合解决方案，即“成功产品组合”的一部分，瑞萨电子还提供可灵活应用于客户特定用例的电源电路参考设计。 全新MPU样片即日起发售，计划于2021年8月依次启动量产。今日起接受评估板预订并发布相关参考设计(电路图和电路板布局数据)，客户可以尽早开始评估RZ/G2L MPU产品群的应用。 此外，瑞萨目前正在开发针对RZ/G2L产品群优化的电源管理IC(PMIC)产品，并计划于2021年晚些时候发布。

高速电路设计，工程师需要掌握哪些知识技能呢？下面以具体的七个技术面，为大家详细叙述一一解答： 01 电源布局布线相关 数字电路很多时候需要的电流是不连续的，所以对一些高速器件就会产生浪涌电流。如果电源走线很长，则由于浪涌电流的存在进而会导致高频噪声，而此高频噪声会引入到其他信号中去。而在高速电路中必然会存在寄生电感和寄生电阻以及寄生电容，因此该高频噪声最终会耦合到其他电路当中，而由于寄生电感的存在也会导致走线可以承受的最大浪涌电流的能力下降，进而导致有部分压降，有可能会使电路失能。所以在数字器件前面加上旁路电容就显得尤为重要。电容越大，其在传输能量上是受限于传输速率的，所以一般会结合一个大电容和一个小电容一起，来满足全频率范围内。 避免热点产生：信号过孔会在电源层和底层产生voids。所以不合理的放置过孔很有可能会使电源或者地平面某些区域的电流密度增加。而这些电流密度增加的地方我们称之为热点。 所以，我们在设置过孔的时候要极力避免这种情况发生，以免平面被割裂，最终导致EMC的问题产生。通常最好的避免热点的办法就是网状式的放置过孔，如此电流密度均匀，同时平面不会隔离，回流路径就不会过长，也就不会产生EMC的问题。 02 走线的弯曲方式 在布高速信号线时，信号线应尽量避免弯曲。如果不得不弯曲走线，则不要锐角或者直角走线，而是应该用钝角走线。 在布高速信号线时，我们经常通过走蛇形线来实现等长，同样的蛇形线也其实一种走线的弯曲。线宽，间距，以及弯曲方式都应该做合理的选择，间距应满足4W/1.5W规则的。 03 信号的接近度 高速信号线之间如果距离太近，很容易产生串扰。有些时候，因为布局、板框尺寸等原因，导致我们在布高速信号线之间的距离超过了我们的最低要求距离，那我们只能在靠近其瓶颈的地方尽量加大高速信号线之间的距离。其实如果空间足够容许，则尽量加大两高速信号线之间的距离。 04 走线stubs 长的stub线就相当于一个天线，处理不当会产生很严重的EMC的问题。同时stub线也会造成反射，降低信号的完整度。通常在高速信号线上面添加上拉或者下拉电阻的时候，会最容易产生stub线，而一般处理stub线的将走线可以菊花走线。根据经验可知，如果stub线的长度大于1/10波长就可以当做一个天线了，此时就会成为一个问题。 05 阻抗不连续 走线的阻抗值一般取决于其线宽以及该走线与参考平面之间的距离。走线越宽，其阻抗越小。而在一些接口端子也器件的焊盘，其原理同样适用。当一个接口端子的焊盘和一根高速信号线连接时，如果此时焊盘特别大，而高速信号线特别窄，大焊盘则阻抗小，而窄的走线必然是大阻抗，在这种情况下就会出现阻抗不连续，阻抗不连续就会产生信号反射。所以一般为了解决这个问题，都是在接口端子或者器件的大焊盘下面放置一个禁布铜皮,同时在另外一层放置该焊盘的参考平面，进而加大阻抗，使阻抗连续。 过孔是另外一种会产生阻抗不连续的源头。为了最小化这种效应，在内层和过孔连接的不需要的铜皮应该去除。而这样的操作其实可以在设计的时候通过CAD工具来消除或者联系沟通PCB加工产假来消除不需要的铜皮，保证阻抗的连续性。 06 差分信号 高速差分信号线我们必须保证等宽、等间距来实现特定的差分阻抗值。所以在布差分信号线的时候尽量保证对称。 在差分线对内禁止布置过孔或者元器件，如果在差分线对内放置了过孔或者器件会产生EMC问题同时也会导致阻抗不连续。 有时候，一些高速差分信号线需要串接耦合电容。该耦合电容同样需要对称布置，同时该耦合电容的封装不能过大，推荐使用0402,0603也可以接受，0805以上的电容或者并排电容最好不要使用。 通常，过孔会产生巨大的阻抗不连续，所以对于高速差分信号线对则尽量减少过孔，如果要使用过孔则对称布置。 07 等长   在一些高速信号接口，一般如总线等需要考虑其个信号线之间的到达时间以及时滞误差。例如，在一组高速平行总线中的所以数据信号线其到达时间，必须保证在一定的时滞误差以内，从来来保证其建立时间和保持时间的一致性。为了满足这一需求，我们必须要考虑等长。   而高速差分信号线对两信号线必须保证严格的时滞，否则很有可能通讯失败。故为了满足这一要求，可以通过蛇形线来实现等长，进而满足时滞要求。 蛇形线一般应该布置在失长的源头处，而不是远端。在源头处才能保证差分线的正负端的信号在大部分时间内都是同步传输的。 走线弯曲处是产生失长的源头之一。对于走线弯曲处，其实现等长的应靠近弯曲处(<=15mm) 如果有两个走线弯曲，且两者之间的距离<15mm，故此时两者的失长会互相补偿，故此时不用再做等长处理。 对于不同部分的高速差分信号线，应分别独立等长。过孔，串接耦合电容以及接口端子都会是高速差分信号线分成两部分，所以这个时候要特别注意。一定要分别等长。因为很多EDA软件在DRC的时候都只关注整个走线是否失长。 对于如LVDS显示器件等接口，会同时存在数对差分对，且差分对之间的时序要求一般都会特别严格，时滞要求特别小，所以，对于此类差分信号对我们要求一般在同一平面内进行补偿。因为不同层的信号传输速度是不同的。 有些EDA软件在计算走线长度时，会将焊盘内部的走线也会计算在长度之内，如果此时进行长度补偿，最终实际结果会失长。所以此时要特别注意，在使用一些EDA的软件的时候。 在任何时候，如果可以就一定选择对称出线进而避免需要最终为了等长而进行蛇形走线。 如果空间容许，尽量在短的差分线源头处加一个小的回环来实现补偿，而不是通过蛇形线来补偿。 END 来源：凡亿PCB 免责声明：本文内容由21ic获得授权后发布，版权归原作者所有，本平台仅提供信息存储服务。文章仅代表作者个人观点，不代表本平台立场，如有问题，请联系我们，谢谢！

本文罗列了各种不同的设计疏忽，探讨了每种失误导致电路故障的原因，并给出了如何避免这些设计缺陷的建议。本文以FR-4电介质、厚度0.0625in的双层PCB为例，电路板底层接地。工作频率介于315MHz到915MHz之间的不同频段，Tx和Rx功率介于-120dBm至+13dBm之间。 电感方向 当两个电感(甚至是两条PCB走线)彼此靠近时，将会产生互感。第一个电路中的电流所产生的磁场会对第二个电路中的电流产生激励(图1)。这一过程与变压器初级、次级线圈之间的相互影响类似。当两个电流通过磁场相互作用时，所产生的电压由互感LM决定： 式中，YB是向电路B注入的误差电压，IA是在电路A作用的电流1。LM对电路间距、电感环路面积(即磁通量)以及环路方向非常敏感。因此，紧凑的电路布局和降低耦合之间的最佳平衡是正确排列所有电感的方向。 图1.磁力线 由图1的磁力线可以看出互感与电感排列方向有关。 对电路B的方向进行调整，使其电流环路平行于电路A的磁力线。为达到这一目的，尽量使电感互相垂直。 图2.两种不同的PCB布局 图2中所示为两种不同的PCB布局，其中一种布局的元件排列方向不合理(L1和L3)，另一种的方向排列则更为合适。 应遵循原则 电感间距应尽可能远；电感排列方向成直角，使电感之间的串扰降至最小。 引线耦合 如同电感排列方向会影响磁场耦合一样，如果引线彼此过于靠近，也会影响耦合。这种布局问题也会产生所谓的互感。RF电路最关心问题之一即为系统敏感部件的走线，例如输入匹配网络、接收器的谐振槽路、发送器的天线匹配网络等。 返回电流通路须尽可能靠近主电流通道，将辐射磁场降至最小。这种布局有助于减小电流环路面积。返回电流的理想低阻通路通常是引线下方的接地区域—将环路面积有效限制在电介质厚度乘以引线长度的区域。但是，如果接地区域被分割开，则会增大环路面积(图3)。对于穿过分割区域的引线，返回电流将被强制通过高阻通路，大大提高了电流环路面积。这种布局还使电路引线更容易受互感的影响。 图3.完整的大面积接地有助于改善系统性能 对于一个实际电感，引线方向对磁场耦合的影响也很大。如果敏感电路的引线必须彼此靠近，最好将引线方向垂直排列，以降低耦合(图4)。如果无法做到垂直排列，则可考虑使用保护线。 图4.可能存在的磁力线耦合 应遵循原则 引线下方应保证完整接地；敏感引线应垂直排列；如果引线必须平行排列，须确保足够的间距或采用保护线。 接地过孔 RF电路布局的主要问题通常是电路的特征阻抗不理想，包括电路元件及其互联。引线覆铜层较薄，则等效于电感线，并与邻近的其它引线形成分布电容。引线穿过过孔时，也会表现出电感和电容特性。 过孔电容主要源于过孔焊盘侧的覆铜与地层覆铜之间构成的电容，它们之间由一个相当小的圆环隔开。另外一个影响源于金属过孔本身的圆柱。寄生电容的影响一般较小，通常只会造成高速数字信号的边沿变差。 过孔的最大影响是相应的互联方式所引起的寄生电感。因为RF PCB设计中，大多数金属过孔尺寸与集总元件的尺寸相同，可利用简单的公式估算电路过孔的影响(图5)： 式中，LVIA为过孔的集总电感；h为过孔高度，单位为英寸；d为过孔直径，单位为英寸2。 图5.PCB横截面用于估算寄生影响的过孔结构 寄生电感往往对旁路电容的连接影响很大。理想的旁路电容在电源层与地层之间提供高频短路，但是，非理想过孔则会影响地层和电源层之间的低感通路。典型的PCB过孔(d=10mil、h=62.5mil)大约等效于一个1.34nH电感。 如果敏感电路共用过孔，例如π型网络的两个臂，则会产生其它问题。例如，放置一个等效于集总电感的理想过孔，等效原理图则与原电路设计有很大区别(图6)。与共用电流通路的串扰一样3，导致互感增大，加大串扰和馈通。 图6.理想架构与非理想架构 图6为理想架构与非理想架构比较，电路中存在潜在的“信号通路”。 应遵循原则 确保对敏感区域的过孔电感建模；滤波器或匹配网络采用独立过孔；较薄的PCB覆铜会降低过孔寄生电感的影响。 接地与填充 接地或电源层定义了一个公共参考电压，通过低阻通路为系统的所有部件供电。按照这种方式均衡所有电场，产生良好的屏蔽机制。 直流电流总是倾向于沿着低阻通路流通。同理，高频电流也是优先流过最低电阻的通路。所以，对于地层上方的标准PCB微带线，返回电流试图流入引线正下方的接地区域。按照上述引线耦合部分所述，割断的接地区域会引入各种噪声，进而通过磁场耦合或汇聚电流而增大串扰(图7)。 图7.尽可能保持地层完整，否则返回电流会引起串扰 填充地也称为保护线，通常将其用于电路中很难铺设连续接地区域或需要屏蔽敏感电路的设计(图8)。通过在引线两端，或者是沿线放置接地过孔(即过孔阵列)，增大屏蔽效应。请不要将保护线与设计用来提供返回电流通路的引线相混合，这样的布局会引入串扰。 图8.RF系统设计中须避免覆铜线浮空，特别是需要铺设铜皮的情况下 覆铜区域不接地(浮空)或仅在一端接地时，会制约其有效性。有些情况下，它会形成寄生电容，改变周围布线的阻抗或在电路之间产生“潜在”通路，从而造成不利影响。简而言之，如果在电路板上铺设了一块覆铜(非电路信号走线)，来确保一致的电镀厚度。覆铜区域应避免浮空，因为它们会影响电路设计。 最后，确保考虑天线附近任何接地区域的影响。任何单极天线都将接地区域、走线和过孔作为系统均衡的一部分，非理想均衡布线会影响天线的辐射效率和方向(辐射模板)。因此，不应将接地区域直接放置在单极PCB引线天线的下方。 应遵循原则 尽量提供连续、低阻的接地区域；填充线的两端接地，并尽量采用过孔阵列；RF电路附近不要将覆铜线浮空，RF电路周围不要铺设铜皮；如果电路板包括多个地层，信号线从一侧过度另一侧时，最好铺设一个接地过孔。 END 来源：村田中文社区 免责声明：本文内容由21ic获得授权后发布，版权归原作者所有，本平台仅提供信息存储服务。文章仅代表作者个人观点，不代表本平台立场，如有问题，请联系我们，谢谢！

软件数量不断在增长，丰富了我们的数字化生活。但同时，随着市场要求软件加速更新换代，要如何平衡软件质量和上市速度则变成了一大难题。总的来说，防患于未然是最有效的方法，尽早地发现、隔离、修复软件漏洞，才能最大限度降低风险。 新思科技(Synopsys, Inc.)宣布发布《美国不良软件质量成本：2020年报告》。该报告由新思科技共同发起，由信息与软件质量联盟(CISQ)编制。CISQ制定国际标准以实现软件质量测量自动化，并促进安全、可靠和可信赖的软件开发和可持续性。报告显示2020年，美国不良软件质量成本(CPSQ)约为2.08万亿美元。导致不良软件质量的原因包括软件故障、开发项目失败、遗留系统问题、技术债务和软件可利用的弱点和漏洞造成的网络犯罪等。 报告作者Herb Krasner表示：“随着企业大规模地进行数字化转型，基于软件的创新和开发将迅速扩展。这就需要平衡质量与速度，争取在不牺牲质量的同时确保快速交付产品。然而，在大部分企业中，软件质量通常排在其它业务目标之后。对质量缺乏关注的代价却很高昂。因此，本报告向软件工程师、项目团队和企业负责人提供了具体建议，以提高他们使用和构建的软件的质量。” 该报告的主要发现包括： · 业务软件故障是不良软件质量总成本的主要原因，预计为1.56万亿美元。自2018年以来，这一数字增长了22%。考虑到网络安全故障的急剧增加，并且许多故障未报告，这一数字可能会比实际要少。过去两年来，由软件中可利用的漏洞和漏洞引起的网络犯罪是最大的增长领域。根本原因主要是未解决的软件缺陷问题。 · 开发项目失败是CPSQ的第二大增长领域，预计为2,600亿美元。自2018年以来，这一数字增长了46%。十年来，项目失败率一直稳定在19%左右。其中的根本原因不尽相同，但始终都是因为缺乏对质量的关注。研究表明，使用敏捷和DevOps方法时，成功率会大大提高，从而使决策延迟最小化。 · 运营和维护遗留系统是CPSQ另一重要原因，花费预计为5,200亿美元。虽然这比2018年的6,350亿美元有所下降，但仍占2020年美国IT总支出的近三分之一。 新思科技政府和关键基础设施计划总监Joe Jarzombek表示：“低质软件的数量有持续上升的趋势，但解决方案保持不变：防患于未然。构建安全、优质的软件，很重要的一点是尽可能在源头解决弱点和漏洞问题。这可以减少潜在的损失和降低成本。从开发早期就注重安全可以降低拥有成本，提升软件抵御网络攻击的灵活性。” 诸如敏捷和DevOps之类的方法支持软件开发的发展，软件开发人员可以应用这些增强功能，例如每天、每小时甚至有时在生产中进行测试和提交微小增量更改。这可以实现更高的速度和更灵敏的开发周期，但不一定是更优质的质量。DevSecOps旨在提升快速软件开发中的安全机制，DevQualOps的出现则涵盖了确保在整个敏捷、DevOps和DevSecOps生命周期内质量达到适当水平的活动。

北京，中国 – Media OutReach – 二零二一年一月二十日 – Advanced Energy Industries, Inc. 一直致力于开发各种先进的高精度电源转换、测量和控制系统等解决方案，这方面的技术更一直领先全球。该公司推出一款全新的 Paramount HP 10013 射频电源。新产品推出之后，该公司旗舰产品 Paramount RF (射频) 电源系列将会有更多型号可供选择。 Advanced Energy 的等离子工艺设备电源系统适用于半导体蚀刻、介电质蚀刻、沉积、溅镀、离子植入等半导体和等离子薄膜工艺设备，Paramount HP 10013 沿用这种在市场一直居领导地位的等离子工艺电源技术，但性能则有进一步的提升，例如：Paramount HP 10013 可确保 Paramount 13.56MHz 平台提供高达10kW的输出功率，优点是能以较低的平均功率提供高能脉冲，以确保脉冲功率的准确性和可重复性。较高的功率可提升等离子密度和离子能量，以便支持更快更深的等离子蚀刻工艺步骤以及缩短沉积工艺时间，以满足先进的高深宽比蚀刻工艺和新一代应用的要求。 Advanced Energy 半导体及计算产品高级副总裁 Peter Gillespie 表示：「目前市场上的许多产品，包括消费产品，娱乐设备、工业制品、计算系统以及运输工具，几乎全部都要采用集成电路。按照这个发展趋势看，高精度工艺设备电源系统的应用将会越来越广泛。我们的产业必须满足这些不断增加的需求，克服各式各样的挑战。Advanced Energy 的Paramount产品系列率先采用脉冲射频技术，是业内首系列可批量生产的全数字射频电源系统。Advanced Energy 今次推出更高功率的产品，让我们的客户可以利用创新的技术开发更为复杂的三维度系统架构和全新的物料。」 Paramount平台的数字架构可支持精确的电源管理，而且无需更换硬件便可更快将新的功能集成一起。全数字控制功能可以追踪等离子变化作出动态及实时的检测，而且可以提供大功率的输出，并确保性能的可重复性。内置的数字接口可确保平台与其他射频电源同步操作，也可无缝连接 Advanced Energy 一系列领先同业的 Navigator 和 Navigator II 数字匹配网络。Paramount系列平台是目前半导体业最受欢迎的等离子工艺设备电源解决方案。

年底了，盘点老师们的工作生活 真是被各种评比、课题结项 年终汇报、报销挤得满满当当 小编总结了 刷爆老师朋友圈的搞笑段子 希望能够博您一笑~ 工作版  1.   老师这个职业吧，说的文明点就是每天带着学生在知识的海洋里畅游。然而畅游一段时间吧，你会发现： 只有你一个人上岸了！然后你还得返回，一个一个去捞。 有些吧，昨天捞上来今天又掉下去了还得捞。在你喘息的时候，你会惊恐地发现：还有往回游的。  2.   一位大学教师倒在一堆打印好的文件中，同事猛扑上去，拼命摇醒：“同志，你醒醒啊！” 他虚弱地微睁双目，颤抖的右手努力去捡散落的纸张，吃力地挤出：“这、这是我的教学计划、教学大纲、讲义、授课计划、毕业生实习计划、班主任工作日志、授课日志、教案、教案首页、课件、试卷A、试卷B、参考答案、考场情况登记表、试卷分析、党员民主评议表、年终考评表、教学研究总结、教学工作量核算表、竞赛辅导课时登记表……请……请一定代我转交组织！”说完又陷入了昏迷。 同事含泪晃着他的身子 ：“同志，你醒醒，组织还有要求，还要交电子版的！”  3.   很多人打算去大学当老师，问要看哪些书？ 以下是较专业的回答： 第一阶段： 《教育学》 《心理学》 《给老师的建议》 《教学设计》 第二阶段： 《莫生气》 《佛经》 《老子》 《思想政治》 《论持久战》 第三阶段： 《颈椎病康复指南》 《慢性咽喉炎和扁桃体炎患者必读》 《心脏病的预防与防治》 《高血压降压宝典》 《强迫症的自我恢复》 《精神病症状学》 第四阶段： 《活着》  4.   “你们当大学老师的月薪多少呀？” 我望着工资条上的 “4000.0” 如实答道： “四万多一点”  5.    “老师，请问您入职这么多来年，都有哪些变化呢？” 当你决定当大学老师   而当你是辅导员  6.    养生专家在大学见到一位精神矍烁、身板硬朗、健步如飞的大爷，遂问道：“请问您保持年轻的秘诀是什么?” 大爷说：“我每天都在坚持改3~4篇学生的论文，寒暑假都泡实验室，一学期有600课时，对了，还有经常熬夜备课做材料。” 养生专家：“大爷您今年高寿？” 大爷：“ 30 ”  7.    各种头痛类型，望知悉。  8.  大学老师脱发很严重吗？ 生活版  1.    当辅导员的女朋友望着我家附近最贵的一家麻辣小龙虾，认真地看着着我说道： “等我哪天不加班，你请我吃好不好？” 我内心无比的温暖~ 这么会省钱持家的女孩， 现在不多啦~  2.   周末，当辅导员的女朋友放假休息 在家睡懒觉 我说起床啦，她一动不动， 喊她吃饭啦，依旧石沉大海， “你买的新衣服到喽！” 她好像没听见一样， “学生出事了！” 她立刻从床上弹射起来 “我要回学校了！”  3.   如果你爱人是大学老师，我教你如何驾驭她。 打开全文▼ 就你，还想驾驭她？你咋不上天呢！大学老师乃是脱缰野马、身负洪荒之力，自己都驾驭不了自己，每天都与学霸斗智与学渣斗勇，武能撸袖做实验，文能开机写论文，无所不能，百毒不侵，你惟一能做的就是哄着她、惯着她、疼爱她、呵护她，让她感觉到人世间还有真情和温暖……好了，技能传授完毕，给宝宝合上吧。  4.   年度最感人征婚 怎么样？ 有没有感受到满满的 幸福感 ？！ END 来源：科研大匠 免责声明：本文内容由21ic获得授权后发布，版权归原作者所有，本平台仅提供信息存储服务。文章仅代表作者个人观点，不代表本平台立场，如有问题，请联系我们，谢谢！

1、使用imxdownload烧写 （针对nxp 6ULL 开发板） 将 imxdownload 拷贝到工程根目录下，我们要将 imxdownload 拷贝到工程根目录下，也就是和 led.bin 处于同一个文件夹下，要不然烧写会失败的，拷贝完成以后如图         给予 imxdownload 可执行权限 ，直接将软件 imxdownload 从 Windows 下复制到 Ubuntu中以后， imxdownload 默认是没有可执行权限的。我们需要给予 imxdownload 可执行权限，使用命令“chmod”，命令如下 ： 当给予 imxdownload可执行权限以后其名字变成了绿色的，如果没有可执行权限的话其名字颜色是白色的。 向 SD 卡烧写 bin 文件 ，使用 imxdownload 向 SD卡烧写 led.bin 文件，命令格式如下：/imxdownload <.binfile>  其中.bin 就是要烧写的.bin 文件， SD Card 就是你要烧写的 SD卡，比如我的电脑使用如下命令烧写led.bin 到/dev/sd中：./imxdownload led.bin /dev/sdb烧写的过程中可能会让你输入密码，输入你的Ubuntu 密码即可完成烧写，烧写过程如图 :           2、使用USB +DNW+Uboot烧写（针对 三星 6410 、2440 系列） _Writer.exe将mmc.bin烧写到SD 卡中 ，将开发板设置到SD卡启动。（具体方法参见飞凌开发板linux3.0.1用户手册.pdf） 将SD卡安装到开发板中并启动，快速敲空格键让开发板停留在uboot的启动画面，如下图所示，出现菜单框，选择5,即可输入命令。 安装、dnw 以及USB驱动（xp环境） 执行以下命令可以烧写，烧写原理是用Linux的uboot命令 nand烧写程序到开发板。 01.  输入：dnw 50008000 下载你要烧写的程序。 02.  然后从dnw的usbport->Transmit->Transmit发送你要下载的.bin文件。 03.  输入：nand erase  0 100000 擦除nandflash前1M的空间。 04.  输入：nand write.uboot 50008000 0  1000000  将内存地址50008000中的1M数据写到nandflash的0 ~ 100000空间中（即前1M字节）。 05.  将开发板设置为nand启动，并重新启动开发板。 3、使用 uboot 中网络验证裸机程序（通用板子，只要你的uboot 已经移植好网络功能） 在学习嵌入式 Linux 之前，还是有必要了解一下嵌入式处理器的裸机程序。但一些教程中提供的裸机程序烧写方法都相对比较复杂，有些需要使用 sd 卡烧写，烧写前还要格式化SD 卡，然后再给裸机程序加入头部信息（6ull，6410/2440 不需要），用专用的下载上位机烧写。 其实裸机程序在我们学习嵌入式的过程中只是一个引导作用，用来了解这些处理器是如何工作的，因此编写好裸机程序后其实没必要真正地烧写到系统里面，只需要等让它运行，观察实验现象即可。 uboot 中一般都会提供多种文件传输的方法，如 tftp，nfs，xmodem，ymodem 等方法，选择一种板子上 uboot 支持的方式，如不清楚，可以使用 pri 命令查看，并选择对应的命令查看帮助信息，如tftp help 等（不同的 uboot 命令会有所不同）。 把编译好的裸机 bin 文件下载到对应的地址上，注意这个地址需要和裸机程序在链接时指定的地址一样(在.lds 文件中描述，或者在执行链接的时候指定)，如指定到 0x87800000。那么就下载到 0x87800000 这个地址，完成后让 uboot 直接跳转到这个地址即可运行裸机程序：go0x87800000.需要注意，在板子复位或者重上电等情况，会运行默认的程序，而不是裸机程序，所以说这种方式并不是烧写，只是拷贝到内存中执行，当中省略了很多烧写裸机必要的步骤。 nfs 服务模式： 使用 nfs在 6ull上验证裸机、uboot、kernel，虚拟机需要安装 nfs服务，并开启 nfs服务，具体操作参考开发环境搭建第二小节。开发板运行在 uboot界面，将其 ip、服务…

2021年1月6日，于英国滨海克拉克顿镇。Pickering Interfaces公司作为生产用于电子测试及验证的信号开关与仿真解决方案的领导厂商，于今日发布了新款8槽和18槽的PXIe机箱，用于高性能的台面或机架安装的应用。两款机箱均具有智能机箱管理系统，该系统可监控电源电压、内部温度和冷却风扇的速度。 Pickering的42-924 8槽机箱提供7个混合插槽，增加了应用灵活性。42-925 18槽机箱提供一个PXIe系统槽、一个PXIe时序槽和16个混合槽，具有很强的通用性。任何3U的兼容PXI、PXIe或cPCI的模块都可以安装于这两款机箱的模块槽内。 这两款机箱高度为4U，具有大容量的系统电源，分别为额定400W(8槽)和2400W(18槽)。高效的风扇和直接对流设计确保最大程度地冷却PXI模块，使机箱可以在0°C至+ 50°C的扩展环境温度范围内运行。机箱设计为前后冷却风路，不需要为机架安装的设备之间保留气流空间，从而提高了仪器密度。另外，机箱的当前状态可以通过后面板上的端口进行远程监控。 Pickering的机箱产品经理Lee Huckle对新产品作了说明： “客户需要机箱具有最大程度的灵活性以同时安装PXI和PXIe模块。我们的两款新的混合机箱支持任何厂商生产的最新一代(第三代)的PXIe模块以及Pickering自己的产品。价格和性能是客户考虑的关键，我相信我们的这两款新机箱绝对是物有所值，另外我们还提供三年质保服务，在业内最具性价比。” Pickering的新款机箱还具有其他一些实用的功能，包括低噪声、外部时钟以及标准产品已包括的机架安装把手。