小伙伴们，请听题~~ 说说进程和线程的区别？ 进程是程序的一次执行，是系统进行资源分配和调度的独立单位，他的作用是是程序能够并发执行提高资源利用率和吞吐率。 由于进程是资源分配和调度的基本单位，因为进程的创建、销毁、切换产生大量的时间和空间的开销，进程的数量不能太多，而线程是比进程更小的能独立运行的基本单位，他是进程的一个实体，可以减少程序并发执行时的时间和空间开销，使得操作系统具有更好的并发性。 线程基本不拥有系统资源，只有一些运行时必不可少的资源，比如程序计数器、寄存器和栈，进程则占有堆、栈。 知道synchronized原理吗？ synchronized是java提供的原子性内置锁，这种内置的并且使用者看不到的锁也被称为监视器锁，使用synchronized之后，会在编译之后在同步的代码块前后加上monitorenter和monitorexit字节码指令，他依赖操作系统底层互斥锁实现。他的作用主要就是实现原子性操作和解决共享变量的内存可见性问题。 执行monitorenter指令时会尝试获取对象锁，如果对象没有被锁定或者已经获得了锁，锁的计数器+1。此时其他竞争锁的线程则会进入等待队列中。 执行monitorexit指令时则会把计数器-1，当计数器值为0时，则锁释放，处于等待队列中的线程再继续竞争锁。 synchronized是排它锁，当一个线程获得锁之后，其他线程必须等待该线程释放锁后才能获得锁，而且由于Java中的线程和操作系统原生线程是一一对应的，线程被阻塞或者唤醒时时会从用户态切换到内核态，这种转换非常消耗性能。 从内存语义来说，加锁的过程会清除工作内存中的共享变量，再从主内存读取，而释放锁的过程则是将工作内存中的共享变量写回主内存。 实际上大部分时候我认为说到monitorenter就行了，但是为了更清楚的描述，还是再具体一点。 如果再深入到源码来说，synchronized实际上有两个队列waitSet和entryList。 当多个线程进入同步代码块时，首先进入entryList 有一个线程获取到monitor锁后，就赋值给当前线程，并且计数器+1 如果线程调用wait方法，将释放锁，当前线程置为null，计数器-1，同时进入waitSet等待被唤醒，调用notify或者notifyAll之后又会进入entryList竞争锁 如果线程执行完毕，同样释放锁，计数器-1，当前线程置为null 那锁的优化机制了解吗？ 从JDK1.6版本之后，synchronized本身也在不断优化锁的机制，有些情况下他并不会是一个很重量级的锁了。优化机制包括自适应锁、自旋锁、锁消除、锁粗化、轻量级锁和偏向锁。 锁的状态从低到高依次为无锁->偏向锁->轻量级锁->重量级锁，升级的过程就是从低到高，降级在一定条件也是有可能发生的。 自旋锁：由于大部分时候，锁被占用的时间很短，共享变量的锁定时间也很短，所有没有必要挂起线程，用户态和内核态的来回上下文切换严重影响性能。自旋的概念就是让线程执行一个忙循环，可以理解为就是啥也不干，防止从用户态转入内核态，自旋锁可以通过设置-XX:+UseSpining来开启，自旋的默认次数是10次，可以使用-XX:PreBlockSpin设置。 自适应锁：自适应锁就是自适应的自旋锁，自旋的时间不是固定时间，而是由前一次在同一个锁上的自旋时间和锁的持有者状态来决定。 锁消除：锁消除指的是JVM检测到一些同步的代码块，完全不存在数据竞争的场景，也就是不需要加锁，就会进行锁消除。 锁粗化：锁粗化指的是有很多操作都是对同一个对象进行加锁，就会把锁的同步范围扩展到整个操作序列之外。 偏向锁：当线程访问同步块获取锁时，会在对象头和栈帧中的锁记录里存储偏向锁的线程ID，之后这个线程再次进入同步块时都不需要CAS来加锁和解锁了，偏向锁会永远偏向第一个获得锁的线程，如果后续没有其他线程获得过这个锁，持有锁的线程就永远不需要进行同步，反之，当有其他线程竞争偏向锁时，持有偏向锁的线程就会释放偏向锁。可以用过设置-XX:+UseBiasedLocking开启偏向锁。 轻量级锁：JVM的对象的对象头中包含有一些锁的标志位，代码进入同步块的时候，JVM将会使用CAS方式来尝试获取锁，如果更新成功则会把对象头中的状态位标记为轻量级锁，如果更新失败，当前线程就尝试自旋来获得锁。 整个锁升级的过程非常复杂，我尽力去除一些无用的环节，简单来描述整个升级的机制。 简单点说，偏向锁就是通过对象头的偏向线程ID来对比，甚至都不需要CAS了，而轻量级锁主要就是通过CAS修改对象头锁记录和自旋来实现，重量级锁则是除了拥有锁的线程其他全部阻塞。 那对象头具体都包含哪些内容？ 在我们常用的Hotspot虚拟机中，对象在内存中布局实际包含3个部分： 对象头 实例数据 对齐填充 而对象头包含两部分内容，Mark Word中的内容会随着锁标志位而发生变化，所以只说存储结构就好了。 对象自身运行时所需的数据，也被称为Mark Word，也就是用于轻量级锁和偏向锁的关键点。具体的内容包含对象的hashcode、分代年龄、轻量级锁指针、重量级锁指针、GC标记、偏向锁线程ID、偏向锁时间戳。 存储类型指针，也就是指向类的元数据的指针，通过这个指针才能确定对象是属于哪个类的实例。 如果是数组的话，则还包含了数组的长度 对于加锁，那再说下ReentrantLock原理？他和synchronized有什么区别？ 相比于synchronized，ReentrantLock需要显式的获取锁和释放锁，相对现在基本都是用JDK7和JDK8的版本，ReentrantLock的效率和synchronized区别基本可以持平了。他们的主要区别有以下几点： 等待可中断，当持有锁的线程长时间不释放锁的时候，等待中的线程可以选择放弃等待，转而处理其他的任务。 公平锁：synchronized和ReentrantLock默认都是非公平锁，但是ReentrantLock可以通过构造函数传参改变。只不过使用公平锁的话会导致性能急剧下降。 绑定多个条件：ReentrantLock可以同时绑定多个Condition条件对象。 ReentrantLock基于AQS(AbstractQueuedSynchronizer 抽象队列同步器)实现。别说了，我知道问题了，AQS原理我来讲。 AQS内部维护一个state状态位，尝试加锁的时候通过CAS(CompareAndSwap)修改值，如果成功设置为1，并且把当前线程ID赋值，则代表加锁成功，一旦获取到锁，其他的线程将会被阻塞进入阻塞队列自旋，获得锁的线程释放锁的时候将会唤醒阻塞队列中的线程，释放锁的时候则会把state重新置为0，同时当前线程ID置为空。 CAS的原理呢？ CAS叫做CompareAndSwap，比较并交换，主要是通过处理器的指令来保证操作的原子性，它包含三个操作数： 变量内存地址，V表示 旧的预期值，A表示 准备设置的新值，B表示 当执行CAS指令时，只有当V等于A时，才会用B去更新V的值，否则就不会执行更新操作。 那么CAS有什么缺点吗？ CAS的缺点主要有3点： ABA问题：ABA的问题指的是在CAS更新的过程中，当读取到的值是A，然后准备赋值的时候仍然是A，但是实际上有可能A的值被改成了B，然后又被改回了A，这个CAS更新的漏洞就叫做ABA。只是ABA的问题大部分场景下都不影响并发的最终效果。 Java中有AtomicStampedReference来解决这个问题，他加入了预期标志和更新后标志两个字段，更新时不光检查值，还要检查当前的标志是否等于预期标志，全部相等的话才会更新。 循环时间长开销大：自旋CAS的方式如果长时间不成功，会给CPU带来很大的开销。 只能保证一个共享变量的原子操作：只对一个共享变量操作可以保证原子性，但是多个则不行，多个可以通过AtomicReference来处理或者使用锁synchronized实现。 好，说说HashMap原理吧？ HashMap主要由数组和链表组成，他不是线程安全的。核心的点就是put插入数据的过程，get查询数据以及扩容的方式。JDK1.7和1.8的主要区别在于头插和尾插方式的修改，头插容易导致HashMap链表死循环，并且1.8之后加入红黑树对性能有提升。 put插入数据流程 往map插入元素的时候首先通过对key hash然后与数组长度-1进行与运算((n-1)&hash)，都是2的次幂所以等同于取模，但是位运算的效率更高。找到数组中的位置之后，如果数组中没有元素直接存入，反之则判断key是否相同，key相同就覆盖，否则就会插入到链表的尾部，如果链表的长度超过8，则会转换成红黑树，最后判断数组长度是否超过默认的长度*负载因子也就是12，超过则进行扩容。 get查询数据 查询数据相对来说就比较简单了，首先计算出hash值，然后去数组查询，是红黑树就去红黑树查，链表就遍历链表查询就可以了。 resize扩容过程 扩容的过程就是对key重新计算hash，然后把数据拷贝到新的数组。 那多线程环境怎么使用Map呢？ConcurrentHashmap了解过吗？ 多线程环境可以使用Collections.synchronizedMap同步加锁的方式，还可以使用HashTable，但是同步的方式显然性能不达标，而ConurrentHashMap更适合高并发场景使用。 ConcurrentHashmap在JDK1.7和1.8的版本改动比较大，1.7使用Segment+HashEntry分段锁的方式实现，1.8则抛弃了Segment，改为使用CAS+synchronized+Node实现，同样也加入了红黑树，避免链表过长导致性能的问题。 1.7分段锁 从结构上说，1.7版本的ConcurrentHashMap采用分段锁机制，里面包含一个Segment数组，Segment继承与ReentrantLock，Segment则包含HashEntry的数组，HashEntry本身就是一个链表的结构，具有保存key、value的能力能指向下一个节点的指针。 实际上就是相当于每个Segment都是一个HashMap，默认的Segment长度是16，也就是支持16个线程的并发写，Segment之间相互不会受到影响。 put流程 其实发现整个流程和HashMap非常类似，只不过是先定位到具体的Segment，然后通过ReentrantLock去操作而已，后面的流程我就简化了，因为和HashMap基本上是一样的。 计算hash，定位到segment，segment如果是空就先初始化 使用ReentrantLock加锁，如果获取锁失败则尝试自旋，自旋超过次数就阻塞获取，保证一定获取锁成功 遍历HashEntry，就是和HashMap一样，数组中key和hash一样就直接替换，不存在就再插入链表，链表同样 get流程 get也很简单，key通过hash定位到segment，再遍历链表定位到具体的元素上，需要注意的是value是volatile的，所以get是不需要加锁的。 1.8CAS+synchronized 1.8抛弃分段锁，转为用CAS+synchronized来实现，同样HashEntry改为Node，也加入了红黑树的实现。主要还是看put的流程。 put流程 首先计算hash，遍历node数组，如果node是空的话，就通过CAS+自旋的方式初始化 如果当前数组位置是空则直接通过CAS自旋写入数据 如果hash==MOVED，说明需要扩容，执行扩容 如果都不满足，就使用synchronized写入数据，写入数据同样判断链表、红黑树，链表写入和HashMap的方式一样，key hash一样就覆盖，反之就尾插法，链表长度超过8就转换成红黑树 get查询 get很简单，通过key计算hash，如果key hash相同就返回，如果是红黑树按照红黑树获取，都不是就遍历链表获取。 volatile原理知道吗？ 相比synchronized的加锁方式来解决共享变量的内存可见性问题，volatile就是更轻量的选择，他没有上下文切换的额外开销成本。使用volatile声明的变量，可以确保值被更新的时候对其他线程立刻可见。volatile使用内存屏障来保证不会发生指令重排，解决了内存可见性的问题。 我们知道，线程都是从主内存中读取共享变量到工作内存来操作，完成之后再把结果写会主内存，但是这样就会带来可见性问题。举个例子，假设现在我们是两级缓存的双核CPU架构，包含L1、L2两级缓存。 线程A首先获取变量X的值，由于最初两级缓存都是空，所以直接从主内存中读取X，假设X初始值为0，线程A读取之后把X值都修改为1，同时写回主内存。这时候缓存和主内存的情况如下图。 线程B也同样读取变量X的值，由于L2缓存已经有缓存X=1，所以直接从L2缓存读取，之后线程B把X修改为2，同时写回L2和主内存。这时候的X值入下图所示。 那么线程A如果再想获取变量X的值，因为L1缓存已经有x=1了，所以这时候变量内存不可见问题就产生了，B修改为2的值对A来说没有感知。 image-20201111171451466 那么，如果X变量用volatile修饰的话，当线程A再次读取变量X的话，CPU就会根据缓存一致性协议强制线程A重新从主内存加载最新的值到自己的工作内存，而不是直接用缓存中的值。 再来说内存屏障的问题，volatile修饰之后会加入不同的内存屏障来保证可见性的问题能正确执行。这里写的屏障基于书中提供的内容，但是实际上由于CPU架构不同，重排序的策略不同，提供的内存屏障也不一样，比如x86平台上，只有StoreLoad一种内存屏障。 StoreStore屏障，保证上面的普通写不和volatile写发生重排序 StoreLoad屏障，保证volatile写与后面可能的volatile读写不发生重排序 LoadLoad屏障，禁止volatile读与后面的普通读重排序 LoadStore屏障，禁止volatile读和后面的普通写重排序 那么说说你对JMM内存模型的理解？为什么需要JMM？ 本身随着CPU和内存的发展速度差异的问题，导致CPU的速度远快于内存，所以现在的CPU加入了高速缓存，高速缓存一般可以分为L1、L2、L3三级缓存。基于上面的例子我们知道了这导致了缓存一致性的问题，所以加入了缓存一致性协议，同时导致了内存可见性的问题，而编译器和CPU的重排序导致了原子性和有序性的问题，JMM内存模型正是对多线程操作下的一系列规范约束，因为不可能让陈雇员的代码去兼容所有的CPU，通过JMM我们才屏蔽了不同硬件和操作系统内存的访问差异，这样保证了Java程序在不同的平台下达到一致的内存访问效果，同时也是保证在高效并发的时候程序能够正确执行。 原子性：Java内存模型通过read、load、assign、use、store、write来保证原子性操作，此外还有lock和unlock，直接对应着synchronized关键字的monitorenter和monitorexit字节码指令。 可见性：可见性的问题在上面的回答已经说过，Java保证可见性可以认为通过volatile、synchronized、final来实现。 有序性：由于处理器和编译器的重排序导致的有序性问题，Java通过volatile、synchronized来保证。 虽然指令重排提高了并发的性能，但是Java虚拟机会对指令重排做出一些规则限制，并不能让所有的指令都随意的改变执行位置，主要有以下几点： 单线程每个操作，happen-before于该线程中任意后续操作 volatile写happen-before与后续对这个变量的读 synchronized解锁happen-before后续对这个锁的加锁 final变量的写happen-before于final域对象的读，happen-before后续对final变量的读 传递性规则，A先于B，B先于C，那么A一定先于C发生 说了半天，到底工作内存和主内存是什么？ 主内存可以认为就是物理内存，Java内存模型中实际就是虚拟机内存的一部分。而工作内存就是CPU缓存，他有可能是寄存器也有可能是L1\L2\L3缓存，都是有可能的。 说说ThreadLocal原理？ ThreadLocal可以理解为线程本地变量，他会在每个线程都创建一个副本，那么在线程之间访问内部副本变量就行了，做到了线程之间互相隔离，相比于synchronized的做法是用空间来换时间。…

今天在各大投资平台，网页都没少立讯精密、歌尔股份的身影，原因是它们跌得让不少人猝不及防，搞不懂啥情况就吃了5~6%的亏损。 起因是周末市场又出现了“么蛾子”(谣言)，苹果准备引入新的TWS耳机生产商，立讯、歌尔份额会被刷下来，这消息杀伤力不小，直接把消费电子老大打趴，毫无还手之力。 而且立讯、歌尔杀跌甚至影响了整个市场，信维通信、蓝思科技、鹏鼎控股、卓胜微都出现大跌。后台还有小伙伴问华叔，江丰电子是不是跟立讯、歌尔有关，江丰有点另类，它属于“自残”，股东减持不超4.01%，而且是在上周五才宣布消息，造成今天大跌。 立讯、歌尔没影响江丰，但影响到信维、鹏鼎，它们的产品就是用于AirPods，如果更换供应商，有可能影响它们的供应。相比之下，蓝思被拖下水可能有点无辜，没办法苹果三剑客立讯、歌尔、蓝思一个都不能缺，蓝思也被连累。 至于上面的谣言能否当真？至少暂时没看出立讯、歌尔可能被削弱的迹象，能侵入AirPods的代工厂商，最大机会是台资企业，但他们之前做不出利润，后来AirPods业务才转移给立讯、歌尔，台资企业成本、良率问题很难短时间改善，再入局暂时几率不高。 黑天鹅大概就这样，但许多小伙伴都关心，立讯、歌尔横盘已久，是否出现基本面逻辑问题？未来业绩增长能否支撑股价继续上涨？ 首先说说最近的存货问题，苹果的提货有点放缓，最主要是疫情的影响。美国大选导致确诊人数持续走高，美国单日确诊创18万新高，大选后美国各州再次加强防疫，限制人流聚集。 欧洲疫情最严重，部分Apple Store关店，英国32家全关闭、法国20间关17家，意大利、西班牙、比利时都暂时关闭，无论对iPhone 12，还是AirPods都造成销售影响。 由于疫情影响，提货速度放慢了，生产速度也放缓了，导致库存持续增加。立讯甚至在三季度几乎翻倍，歌尔也增加了1/3的存货。 立讯目前净资产248.63亿元，存货占净资产68.34%。 歌尔净资产174.91亿元，存货占70.1%。 存货提升也有另一个原因，苹果考虑成本问题，将空运变成海运，导致海运途中的货都变成了存货，要等苹果确认收货才能从存货中剔除。 但这里暂不存在计提风险，毕竟苹果不会立刻推出新款AirPods，或者下架第二代AirPods。但说明AirPods增长短期有放缓，让不少人怀疑AirPods的高速增长逻辑是否有变。 目前，歌尔在AirPods全系产能占40~45%，立讯占55~60%，歌尔主要是第二代AirPods产能，AirPods Pro三季度才上，占比并不高。 但歌尔的第二代AirPods产能利用率仅80%，AirPods Pro在90%以上，几乎满产。 考虑到上述的产能闲置问题，苹果再加入第三家供应商的几率不高。 歌尔、立讯的AirPods主业增长逻辑还没改变，主要是疫情、海运等外部因素影响，导致业绩兑现可能慢于预期。AirPods的毛利变化也不大，歌尔有10几%，立讯可能稍稍高一点，毕竟立讯的AirPods Pro份额更高，在该系列生产时间更长。 明年，歌尔、立讯超预期增长比较难，两大龙头的增速会回落，估值也会回落，对比富士康来看，市值空间不会特别大。 所以，没上车的，希望立讯、歌尔这波被砸得更厉害，已经在车上，补仓也不急，是否下车，就看之后的走势，别急着上车。 至于歌尔和立讯还有新的业绩增长点吗？之前华叔在留言区讲过好几次，歌尔看AR/VR，立讯看iPhone代工。 歌尔VR出货量接近1000万台，2022年VR出货量预计能到2000万台。目前，Sony、Oculus都是由歌尔代工，歌尔透露，明后年Sony会推出新一代VR，将独领风骚，应该没其他产品能比Sony这款VR媲美。 苹果也可能推出VR产品，但至少不会在明年推出，目前，歌尔VR出货量主要是由Oculus出大头。 另外， 歌尔微电子分拆上市的问题，这里就不再重复讨论了，前几天文章都提过，总体来说，分拆歌尔微电子可提升融资能力，有助歌尔微电子长远发展，但不会影响歌尔股份的收益，毕竟不是完全独立分拆出去，歌尔微电子收入还是归母公司的。 而立讯收购纬创就是为代工iPhone铺路，早前报道就说，立讯精密正研究在一家中国工厂生产新款iPhone 12 mini，该工厂是从纬创处收购的，该工厂负责iPhone 12 mini总订单量的约20%。如果消息属实，最早可能在明年进行试产。 歌尔、立讯的新业绩增长点有待时间验证，但谁更快给营收带来帮助，华叔稍稍偏向立讯，毕竟iPhone产品比较成熟。VR/AR还在技术革新阶段，最好的体验要等MicroLED屏幕量产才能带来极致享受，而且需求也没iPhone来得多，确定性高。 最后，华叔给立讯、歌尔给2021做预测—— 券商给立讯精密2021年净利润预测100.9亿元，考虑到增速放缓，华叔给打折出80亿元，35~40倍的PE，对应合理市值区间是2800~3200亿。目前，立讯市值3686.79亿元还是过高，如果按照100亿元的净利润增速，目前的市值是在合理估值区间的。 券商给歌尔股份2021年净利润预测40.65亿元，这个预测比较合理，华叔给30~35倍的PE，对应合理市值区间是1219~1422亿。目前，歌尔市值1271.76亿元是合理估值区间的。 其他重点资讯—— 1、润和软件：预计2020年度净利润为1.6~2.1亿元，同比大幅增长。 2、OPPO未来科技大会2020推出全新概念手机。11月17日OPPO未来科技大会2020 （OPPO INNO DAY 2020）倒计时仅1天。今日，OPPO宣布届时将发布概念手机，对外展示OPPO对手机终端形态探索的又一个创新性成果。 来抄作业了，价格换算回到华叔聊5G首页，点击“估值查询”进入股价换算器，教程在对话框输入“估值”获取。 最后提醒，投资有风险，数据仅为跟踪记录。 在华叔聊5G首页回复“5G”获取5G科技指数。 微信每次改版都让华叔非常揪心，小伙伴都说找不到华叔，，微信怎么改版也能找到华叔。 企业推文快速查询方法： 方法一：回到“华叔聊5G”首页，点入“”即可查阅。 方法二：在华叔聊5G首页右上角点击“”，进入历史消息页面点击右上角的“”，，回车后即可获取相关推文。 顺便在历史消息中点击“”，星标华叔聊5G，这样找华叔更方便哦。 最全的5G信息就在这里▼ 免责声明：本文内容由21ic获得授权后发布，版权归原作者所有，本平台仅提供信息存储服务。文章仅代表作者个人观点，不代表本平台立场，如有问题，请联系我们，谢谢！

今天，立讯、歌尔对市场的影响持续，上午，立讯跌幅超4%，歌尔甚至跌幅超6%。导致整个消费电子板块跟随下跌，领益智造最大跌幅超6%、顺络电子跌幅超7%、TCL科技跌幅超-6%等等被牵连的个股。 昨天都说过，市场恐慌这两位大佬的逻辑有变，造成连带效应，但随着午后，消费电子板块企稳，立讯、歌尔、蓝思、鹏鼎等个股逐渐回升。 最近，除了立讯、歌尔，小伙伴都很想了解信维通信，跌跌不休，到底出了啥问题？ 首先说说前面那波下跌有两大原因—— 一、第3季度业绩低于信维预期10~20%—— 苹果新品延迟备货，对无线充电、EMI/EMC等业务收入造成影响，至少要等到第4季度才兑现，同时，导致毛利率出现下滑的。 人民币升值，带来汇兑损失。 二、信维上一波划水是被无中生有的造谣拉下马，传信维无线充电订单丢失、份额被抢，信维已辟谣。 目前，信维仍在iPhone、AirPods上供货，现在又切入了Apple Watch，还有一些射频段的规划，所以，射频这块未来机会更大。 由于AirPods天线业务今年才刚进入，这块要等明年才能放量，所以，即使未来AirPods增速变慢，对信维影响暂时很小，毕竟才刚上量。另外，非苹果业务，5G天线比4G收益高一倍，即使华为事件导致一定影响，但OPPO、vivo增长较快，可以弥补部分损失。 另外，信维加入了新业务：LCP天线、UWB技术、板对板连接器—— 安卓几大厂商已采用信维的LCP天线，而苹果虽然早早使用LCP天线，但暂时没采用信维的产品，信维也透露，LCP天线进入苹果供应链只是时间问题。 UWB技术最早也是苹果在iPhone 11发布时提出的，现在国内手机厂商也跟进相关技术，小米就将UWB技术应用在IoT的物联网上，三星也有，让手机控制物联网设备更方便、快速。 信维的UWB业务预计在明年有小幅放量，未来会有更大成长空间。 RAF板对板连接器，信维以后可能切入苹果供应链，除了在手机上应用，还会应用于无线充电的发射端、滤波器等领域布局。 无线充—— 说回信维主业之一的无线充，这块业务最早从2017年切入三星、2018年进入华为、2019年进入苹果，2020年进入vivo、OPPO，另外，微软、谷歌也得到认可，并供货。 还有，汽车方面，信维也有批量供货给大众、宝马、长安。智能家居有宜家、顾家等客户。 去年，苹果占信维无线充收入的30%份额，今年已接近50%，10月份良率提升，份额超50%。信维无线充产品应用到Apple Watch、AirPods。安卓阵型，信维实现批量供货，未来，也会不断切入苹果企业设备，预计市场有1000亿，信维的业务将持续走高。 天线—— 首先，4G到5G在天线量翻倍。另外，TWS耳机天线今年切入了苹果、安卓阵型，受益于TWS耳机增量带动增长。平板、笔记本天线在苹果份额持续上升，能做到LDS天线的解决方案，LCP天线模组也是未来可确定的。 另外，EMI/EMC已切入苹果供应链，也配合三星、华为开发下一代产品，将带来几个亿的收入。 MIN主要客户是vivo、OPPO，微软，而苹果还没进入该业务。 信维今年依然保持70亿元的营收目标，明年预计营收可达到100亿元以上。 明年预测100亿元营收中，主要有4大业务推动增长—— 第一增长点是无线充。 第二大是天线。 第三大就是EMI/EMC器件。 第四大是连接器(相对缓慢一些)。 所以，从以上各方面业务来看，没出现太大的逻辑问题。那估值上是否出现问题？ 券商给出信维通信2021年净利润预测是19.49亿元，华叔觉得有点高，我只给最保守的15亿元，PE给20~25倍，预计合理空间是300~375亿元，目前信维通信的市值是427.51亿元已透支未来业绩，但券商给出的净利润计算，计算出市值是在389~487亿元，现在市值是在属于合理范围。 最后，提升小伙伴们，11月1日~明年3月1日是各家公司的业绩真空期，鬼故事特别多，对股价波动大，需要格外小心。 其他重点资讯—— 1、中环股份：股东渤海信息产业基金拟减持公司不超3%股份。 2、OPPO正式发布“卷轴屏”概念机。OPPO正式发布“卷轴屏”概念机OPPO X 2021，概念机采用了卷轴设计加上OLED柔性屏，在大小屏切换的过程中，以全新的方式对屏幕进行弯曲，屏幕能像画卷一样顺滑、平整的展开，实现了几乎“零折痕”的屏幕效果。 OPPO全新概念机所采用的有可能是上个月TCL华星光电发布的OLED卷轴屏。但华叔认识同行到了现场，有人说这不是华星光电的方案，所以，有待官方确认。 3、歌尔股份：11月17日两名高管增持公司220万股股份，占公司总股本0.07%。 来抄作业了，价格换算回到华叔聊5G首页，点击“估值查询”进入股价换算器，教程在对话框输入“估值”获取。 最后提醒，投资有风险，数据仅为跟踪记录。 在华叔聊5G首页回复“5G”获取5G科技指数。 微信每次改版都让华叔非常揪心，小伙伴都说找不到华叔，，微信怎么改版也能找到华叔。 企业推文快速查询方法： 方法一：回到“华叔聊5G”首页，点入“”即可查阅。 方法二：在华叔聊5G首页右上角点击“”，进入历史消息页面点击右上角的“”，，回车后即可获取相关推文。 顺便在历史消息中点击“”，星标华叔聊5G，这样找华叔更方便哦。 最全的5G信息就在这里▼ 免责声明：本文内容由21ic获得授权后发布，版权归原作者所有，本平台仅提供信息存储服务。文章仅代表作者个人观点，不代表本平台立场，如有问题，请联系我们，谢谢！

ADI发布有助于快速实现小尺寸、低功耗烟雾探测器原型设计的参考设计和算法，能使烟雾探测器以更低的成本更快推向市场。新发布的CN0537可降低设计风险，并已经过测试和验证，符合UL 217烟雾报警器标准（第8版）。该参考设计采用ADI的ADPD188BI高性能光学传感器内核，并配合使用精密烟雾腔，以减少误报。 CN0537参考设计的主要特点： 通过UL 217（第8版）测试和验证的烟雾与火灾探测算法 用于算法开发的数据包，包括通过UL-217认证设备获取的超过1,000个烟雾数据集 提供数据预处理、初始化、校准和环境补偿源代码的软件 采用Arduino外形尺寸的烟雾探测器参考设计，用于快速原型设计和开发 低功耗硬件设计和计算复杂度较低的算法，帮助延长电池寿命，缩减电池尺寸和成本 关于世健 免责声明：本文内容由21ic获得授权后发布，版权归原作者所有，本平台仅提供信息存储服务。文章仅代表作者个人观点，不代表本平台立场，如有问题，请联系我们，谢谢！

MVG近日宣布升级其WaveStudio软件套件，通过将无源天线测量功能集成到其自动OTA测量套件中，WaveStudio现可为无线设备提供从开始到结束的完整设计开发支持。 在典型的无线设备设计过程中，为确保天线被集成到最终产品中时能够按设计要求工作，天线和OTA测量必不可少。在设计过程中，有许多原型迭代和构建需要在项目开始时进行无源天线测量，而且一旦设备具备相应能力后，还需要有源OTA测量。 WaveStudio是一个自动化软件套件，围绕三个模块 -– 设置、测量及查看测量结果 -– 构建，驱动MVG测量系统执行快速准确的天线和OTA测量，包括高级后处理功能，并根据CTIA和3GPP等标准机构提出的要求生成报告。它还提供免费的测量前配置和测量后模块，用户可以提前准备天线和OTA测量项目的测试批次，并从任何PC上查看结果，且用户数量没有任何限制。 借助WaveStudio自动测量软件套件和MVG系统，可以在室内快速有效地完成所有天线测量和完整设备测试，从而确保所有设计迭代均符合项目里程碑要求，确保产品按时上市。 WaveStudio的自动化功能可最大程度地减少所需的测量配置变更，因此可在更短的时间内完成更多的测量。全新算法和技术以及直观的用户界面共同提升了整个测量过程的时间效率。用于偏移量测量等的高级算法通过利用不同协议之间的通用频率或相同的TX/Rx频率, 获得快速、可重复的有源测量结果。 其按需交付模型提供了可调整的授权许可计划，以响应实际的测量要求。这提供了仅使用所需的测量类型和支持的协议即可开始测试的灵活性，从而随着公司的发展和创新而具有可扩展性。 从天线的原型设计到全功能设备的测量，WaveStudio自动化软件套件有效地支持了下一代无线设备的完整设计过程。

【2020 年 11 月 18 日美国德州普拉诺讯】Diodes 公司 今日宣布推出符合 SD 3.0 标准的双向电位转换器 PI4ULS3V4857，适用于通讯、消费及运算系统产品应用，包括智能型手机、笔记本电脑、SD/MicroSD 卡片阅读机、无线网络存取点及 5G FemtoCell (毫微微蜂巢式基地台)。 PI4ULS3V4857 能够将 1.2V 至 1.8V 的主机侧电压转换为 1.8V 或 3.0V 的记忆卡电压讯号，或是进行反向转换。这么一来 SD 3.0 记忆卡便能搭配最新的低电压微处理器、SoC 及 ASIC 使用，其传输时间较其他数据储存解决方案减少许多。 PI4ULS3V4857 的频率达到 208MHz，能够支持目前最快的 SD 卡接口，也就是 SD 3.0 SDR104。这款 6 位装置还适用于 SDR50 (100MHz)、SDR25 (50MHz)、DDR50 (50MHz) 及 SDR12 (25MHz) 运作。向后兼容性表示它也能处理旧版 SD 2.0 高速 (50MHz) 与默认速度 (25MHz) 模式。 无需使用外部电位转换器，可大幅节省电路板空间。内建 100mA LDO 稳压器与电磁干扰 (EMI) 滤波器有助于进一步减少系统组件数量，限制物料清单成本。转换器装置也纳入 8kV 静电放电 (ESD) 保护装置，借此确保长期运作。 PI4ULS3V4857 目前提供小尺寸 20 球 WLCSP 封装。

日前，中芯国际联席CEO梁孟松博士在投资者调研会议上透漏了公司最新进展，特别是在先进工艺上的最新情况。梁博士表示，14 纳米在去年第四季度进入量产，良率已达业界量产水准。客户对中芯国际技术的信心在逐步增强，中芯国际将持续提升产品和服务竞争力，引入更多的海内外客户。 梁孟松指出，中芯国际第二代先进工艺技术n+1正在稳步地推进中，n+1正在做客户产品验证，目前进入小量试产，产品应用主要为高性能运算。 相对于第一代先进技术，第二代技术平台以低成本客制化为导向，第二代相较于14纳米，性能提高20%，功率减少57%，逻辑面积减少63%，集成系统面积减少55%。 梁孟松透露，中芯国际正在与国内和海外客户合作10多个先进工艺流片项目，包含14纳米及更先进工艺技术。 梁博士表示，“我们相信，随着5G、物联网、教育和工作场所的资讯数位化的兴起，集成电路行业将涌现巨大的市场机遇。”

在PCB设计中，晶振（晶体振荡器）是非常重要的电子元器件，相信大部分的PCB工程师对它都不会陌生。而对于有源晶振与无源晶振，很多人却是“傻傻分不清楚”。 我们知道，电子线路中的晶体振荡器分为无源晶振和有源晶振两种类型。无源晶振与有源晶振的英文名称不同，无源晶振为crystal（晶体），而有源晶振则叫做oscillator（振荡器）。 嵌入式专栏 1 无源晶振 无源晶振是有2个引脚的无极性元件，需要借助于时钟电路才能产生振荡信号，自身无法振荡起来，所以“无源晶振”这个说法并不准确。 无源晶振参考电路 无源晶振信号质量较差，通常需要精确匹配外围电路（用于信号匹配的电容、电感、电阻等），更换不同频率的晶体时周边配置电路也需要做相应的调整。 一般建议采用精度较高的石英晶体，尽可能不要采用精度低的陶瓷晶体。 2 有源晶振 有源晶振有4只引脚，是一个完整的振荡器，其中除了石英晶体外，还有晶体管和阻容元件，因此体积较大。 有源晶振的封装有4个引脚，分别为VCC（电压）、GND（地）、OUT（时钟信号输出）、NC（空脚）。 有源晶振参考电路 有源晶振不需要CPU的内部振荡器，信号稳定，质量较好，而且连接方式比较简单（主要做好电源滤波，通常使用一个电容和电感构成滤波网络，输出端用一个小阻值的电阻过滤信号即可），不需要复杂的配置电路。 1、有源晶振比较贵，但是有源晶振自身就能震动。而无论是无源晶振，还是有源晶振，都有自身的优点和缺点所在，若考虑产品成本，建议可以选择无源晶振电路；若考虑产品性能，建议选择有源晶振电路，省时方便也能保证产品性能。 2、无源晶振最高精度为5ppm，而有源晶振的精度则可以达到0.1ppm。精度越高，频率稳定性也更好。有源晶振在稳定性上要胜过无源晶振，但也有自身小小的缺陷，有源晶振的信号电平是固定，所以需要选择好合适输出电平，灵活性较差。 3、有源晶振一般4个脚，一个电源，一个接地，一个信号输出端，一个NC（空脚）。有个点标记的为1脚，按逆时针（管脚向下）分别为2、3、4。 4、无源晶振有2个引脚，需要借助于外部的时钟电路(接到主IC内部的震荡电路)才能产生振荡信号，自身无法振荡。 免责声明：本文内容由21ic获得授权后发布，版权归原作者所有，本平台仅提供信息存储服务。文章仅代表作者个人观点，不代表本平台立场，如有问题，请联系我们，谢谢！

有很多工程师喜欢自己封装一些标准库已有的函数，其实自己封装的函数，并不一定比标准库好，有时候反而代码更冗余，且有bug。下面就来分享一下C语言常见的一些标准库。 标准头文件包括： 一、标准定义（ ）  文件 里包含了标准库的一些常用定义，无论我们包含哪个标准头文件， 都会被自动包含进来。 这个文件里定义： 类型size_t（sizeof运算符的结果类型，是某个无符号整型）； 类型ptrdiff_t（两个指针相减运算的结果类型，是某个有符号整型）； 类型wchar_t（宽字符类型，是一个整型，其中足以存放本系统所支持的所有本地环境中的字符集的所有编码值。这里还保证空字符的编码值为0）； 符号常量NULL（空指针值）； 宏offsetot （这是一个带参数的宏，第一个参数应是一个结构类型，第二个参数应是结构成员名。 offsetot(s,m) 求出成员m在结构类型t的变量里的偏移量）。 注：其中有些定义也出现在其他头文件里（如NULL）。 二、错误信息（ ） 定义了一个int类型的表达式errno，可以看作一个变量，其初始值为0，一些标准库函数执行中出错时将它设为非0值，但任何标准库函数都设置它为0。 里还定义了两个宏EDOM和ERANGE，都是非0的整数值。数学函数执行中遇到参数错误，就会将errno置为EDOM，如出现值域错误就会将errno置为ERANGE。 三、输入输出函数（ ） 文件打开和关闭： FILE *fopen(const char *filename, const char *mode);int fclose(FILE * stream); 字符输入输出： int fgetc(FILE *fp);int fputc(int c, FILE *fp); getc和putc与这两个函数类似，但通过宏定义实现。通常有下面定义： #define getchar() getc(stdin)#define putchar(c) putc(c, stdout)int ungetc(int c, FILE* stream); //把字符 c 退回流 stream 格式化输入输出： int scanf(const char *format, ...);int printf(const char *format, ...);int fscanf(FILE *stream, const char *format, ...);int fprintf(FILE *stream, const char *format, ...);int sscanf(char *s, const char *format, ...);int sprintf(char *s, const char *format, ...); 行式输入输出： char *fgets(char *buffer, int n, FILE *stream);int fputs(const char *buffer, FILE *stream);char *gets(char *s);int puts(const char *s); 直接输入输出： size_t fread(void *pointer, size_t size, size_t num, FILE *stream);size_t fwrite(const void…

为什么要等长，等长的重要性 在 PCB 设计中，等长走线主要是针对一些高速的并行总线来讲的。由于这类并行总线往往有多根数据信号基于同一个时钟采样，每个时钟周期可能要采样两次（DDR SDRAM）甚至 4 次，而随着芯片运行频率的提高，信号传输延迟对时序的影响的比重越来越大，为了保证在数据采样点（时钟的上升沿或者下降沿）能正确采集所有信号的值，就必须对信号传输的延迟进行控制。等长走线的目的就是为了尽可能的减少所有相关信号在 PCB 上的传输延迟的差异。 至于 USB/SATA/PCIE 等串行信号，并没有上述并行总线的时钟概念，其时钟是隐含在串行数据中的。数据发送方将时钟包含在数据中发出，数据接收方通过接收到的数据恢复出时钟信号。这类串行总线没有上述并行总线等长布线的概念。但因为这些串行信号都采用差分信号，为了保证差分信号的信号质量，对差分信号对的布线一般会要求等长且按总线规范的要求进行阻抗匹配的控制。 绕等长的命令和技巧 方法一： 第一步：连接好需要绕等长的线。 第二步：T+R 开始绕等长，TAB 键调出等长属性设置框，如下图： 第三步：滑动走蛇形线即可； 其中“<”和“ >”可以分别调整蛇形线的上下幅度，数字键 1 减小拐角幅度，数字键 2 增大拐角幅度、数字键 3 减小 Gap 间距、数字键 4 增大 Gap 间距： 方法二： Shift+A 可以直接在走线模式下饶点对点等长。设置属性和方法一相同。 差分对等长 快捷键 T+I ，属性设置可参考单根等长属性设置。 常用模块的饶等长技巧 1）、远端分支型 走线等长要求是 L1+L2=L3+L1 一般操作的方法是先设置好 T 点，尽量让 L1 和 L2 等长，若 T 点设置在中间的，一般就是差不多了，若 T 点设置不在中间可适当对某一分支进行绕线。 方法一：删掉一边分支，（如：L2），之后对 L1 进行绕线。 方法二：不删分支，列等长表格，计算 L1+(L2+L3)/2 对 L1 进行绕线。 2）、包含端接或串阻型 比如 CPU——串阻——DDR 等长要求是需要 L1（CPU 到串阻）+L2（串阻到 DDR）= L3（CPU 到串阻）+L4（串阻到 DDR） 方法一：在原理图上短接串阻，更新 PCB，使其变成一个网络，目的达到。 方法二：分别物理测量，两者相加（最好列出等长表，这种方法比较笨拙）。 注意：含有末端端接的先删除末端端接再等长，短节长度长度不算在等长长度中。 3）、菊花链 方法：多拷贝几个版本先分别单独绕等长——先删掉 SDRAM 到 FLASH 的走线，再绕 CPU 道 SDRAM 的等长，之后再另外一个版本中删掉 CPU 到 SDRAM的走线，再绕 SDRAM 到 FLSAH 的等长，之后两个版本合并。 等长中的注意事项 1、Gap 需满足 3W 原则【差分等长同理，最好满足 4W，越大越好】 2、差分等长 等长中用到的技巧 1、等长长度的查看 CTRL+点击鼠标中键（鼠标停放在你需要的网络上），可以查看网络的长度【还有选中， 属性编辑等选项】，在绕等长的时候，进行等长检查时候，非常方便和实用。这个快捷方式还可以实用 Shift+X 调出. 适用范围：常用模块的等长、自己内部等长检查 第一步：可以现在 PCB 中直接拷贝你需要绕等长的一组线的长度。之后粘贴在EXCEL 表格中。 免责声明：本文内容由21ic获得授权后发布，版权归原作者所有，本平台仅提供信息存储服务。文章仅代表作者个人观点，不代表本平台立场，如有问题，请联系我们，谢谢！