为什么要等长，等长的重要性

在 PCB 设计中，等长走线主要是针对一些高速的并行总线来讲的。由于这类并行总线往往有多根数据信号基于同一个时钟采样，每个时钟周期可能要采样两次（DDR SDRAM）甚至 4 次，而随着芯片运行频率的提高，信号传输延迟对时序的影响的比重越来越大，为了保证在数据采样点（时钟的上升沿或者下降沿）能正确采集所有信号的值，就必须对信号传输的延迟进行控制。等长走线的目的就是为了尽可能的减少所有相关信号在 PCB 上的传输延迟的差异。

至于 USB/SATA/PCIE 等串行信号，并没有上述并行总线的时钟概念，其时钟是隐含在串行数据中的。数据发送方将时钟包含在数据中发出，数据接收方通过接收到的数据恢复出时钟信号。这类串行总线没有上述并行总线等长布线的概念。但因为这些串行信号都采用差分信号，为了保证差分信号的信号质量，对差分信号对的布线一般会要求等长且按总线规范的要求进行阻抗匹配的控制。

绕等长的命令和技巧

方法一：

第一步：连接好需要绕等长的线。

第二步：T+R 开始绕等长，TAB 键调出等长属性设置框，如下图：

第三步：滑动走蛇形线即可；

其中“<”和“ >”可以分别调整蛇形线的上下幅度，数字键 1 减小拐角幅度，数字键 2 增大拐角幅度、数字键 3 减小 Gap 间距、数字键 4 增大 Gap 间距：

方法二：

Shift+A 可以直接在走线模式下饶点对点等长。设置属性和方法一相同。

差分对等长

快捷键 T+I ，属性设置可参考单根等长属性设置。

常用模块的饶等长技巧

1）、远端分支型

走线等长要求是 L1+L2=L3+L1

一般操作的方法是先设置好 T 点，尽量让 L1 和 L2 等长，若 T 点设置在中间的，一般就是差不多了，若 T 点设置不在中间可适当对某一分支进行绕线。

方法一：删掉一边分支，（如：L2），之后对 L1 进行绕线。

方法二：不删分支，列等长表格，计算 L1+(L2+L3)/2 对 L1 进行绕线。

2）、包含端接或串阻型

比如 CPU——串阻——DDR

等长要求是需要 L1（CPU 到串阻）+L2（串阻到 DDR）= L3（CPU 到串阻）+L4（串阻到 DDR）

方法一：在原理图上短接串阻，更新 PCB，使其变成一个网络，目的达到。

方法二：分别物理测量，两者相加（最好列出等长表，这种方法比较笨拙）。

注意：含有末端端接的先删除末端端接再等长，短节长度长度不算在等长长度中。

3）、菊花链

方法：多拷贝几个版本先分别单独绕等长——先删掉 SDRAM 到 FLASH 的走线，再绕 CPU 道 SDRAM 的等长，之后再另外一个版本中删掉 CPU 到 SDRAM的走线，再绕 SDRAM 到 FLSAH 的等长，之后两个版本合并。

等长中的注意事项

1、Gap 需满足 3W 原则【差分等长同理，最好满足 4W，越大越好】

2、差分等长

等长中用到的技巧

1、等长长度的查看

CTRL+点击鼠标中键（鼠标停放在你需要的网络上），可以查看网络的长度【还有选中， 属性编辑等选项】，在绕等长的时候，进行等长检查时候，非常方便和实用。这个快捷方式还可以实用 Shift+X 调出.

适用范围：常用模块的等长、自己内部等长检查

第一步：可以现在 PCB 中直接拷贝你需要绕等长的一组线的长度。之后粘贴在EXCEL 表格中。

免责声明：本文内容由21ic获得授权后发布，版权归原作者所有，本平台仅提供信息存储服务。文章仅代表作者个人观点，不代表本平台立场，如有问题，请联系我们，谢谢！