国芯科技9月20日在互动平台回答投资者提问时表示，公司在积极布局Chiplet技术。NationalChip总部位于杭州。公司专注于数字电视及物联网人工智能领域的芯片设计和系统方案开发。公司开发的数字电视芯片产品已遍布全球，是全球领先的机顶盒芯片供应商。同时公司深耕人工智能领域，率先推出多款面向物联网的人工智能芯片，覆盖家庭、车载和穿戴场景，拥有自主研发的神经网络处理器、指令集及编译器等核心技术。

在全球半导体产业发展历程中，随着芯片设计复杂程度不断提升，研发费用逐步升高，同时伴随着芯片种类的愈加丰富，衍生出的集成电路、逻辑或单元布局设计的具有特定功能、可重复使用的电路模块——半导体IP逐渐与EDA并列成为支撑芯片设计的最重要的上游核心技术。简化IC设计流程的IP复用理念极大地推动了芯片设计产业的繁荣。

“摩尔定律放缓和对高性能计算的追求正在引领先进封装时代的到来，这必将带来对于像芯和半导体先进封装仿真EDA解决方案的迫切需求，”Chipletz CEO Bryan Black 评论道，“芯和半导体及其 Metis 电磁场仿真工具在仿真效率和内存消耗方面提供了业界前所未有的性能优势，帮助我们顺利应对信号和电源完整性分析方面的独特挑战。”

“Chipletz 公司的Smart Substrate™ 产品将成为2.5D/3DIC先进封装的开发工程师工具包中的一个强有力补充，”芯和半导体CEO凌峰博士说， “Smart Substrate™ 能在一个封装体内实现来自不同供应商的多个不同芯片的异构集成，这对于 AI 工作负载、沉浸式消费者体验和高性能计算市场尤其重要。芯和半导体很高兴能够在这项先进封装技术的交付中发挥作用。”

随着芯片工艺不断演进，硅的工艺发展趋近于其物理瓶颈，晶体管再变小变得愈加困难，摩尔定律放缓，但是算力和存储的需求爆发，传统方式推进芯片性能很难维持产业的持续发展，行业进入后摩尔时代。

当前IC技术瓶颈与业务需求的主要矛盾在于：单位算力与数据量增速的矛盾：人工智能、大数据、5G 等技术发展，使数据量呈指数级增加，而单位算力的增速却愈发迟缓。性能和功耗比提升的矛盾：芯片性能的提升会伴随着功耗的大幅增长，从而导致应用场景碎片化，无法摊薄芯片成本。研发成本和交付周期增加：随着先进制程的进步，芯片制造成本与研发投入也大大增加。目前，5nm芯片的研发费用已经超过5亿美元 ，3nm的研发费用预期将超过15亿美元。

与传统SoC方案相比，Chiplet可以将采用不同制程的芯粒汇集在一起，且由于芯粒可重复使用，设计灵活，能加快芯片设计公司的设计周期、降低设计成本，且大幅提高芯片性能。

Chiplet也被视为革新半导体产业生态的机会，被看作如同半导体产业从IDM走向设计-制造-封装产业变革一样重要的机遇。而对于受限于先进工艺高生产成本、设计难度、生产限制的企业而言，Chiplet也成为公司追求芯片更高性能的工具。

在集成电路早期发展中，技术进步的主要驱动力是依靠尺寸微缩。所谓摩尔定律是指，集成电路上可以容纳的晶体管数目在大约每经过18个月到24个月便会增加一倍。换言之，处理器的性能大约每两年翻一倍，同时价格下降为之前的一半。

从1971年到2003年，在尺寸微缩占主导的时代，集成电路经历了11代技术更新，尺寸实现从10微米到130纳米的突破，晶体管的数量从2300增加到5.92亿，但单个CPU的面积几乎没有增加，工艺的进步可以给集成电路带来很大的性能提升。在尺寸微缩的最好时期，一代技术可以为计算机带来50%以上性能的提升，大大促进个人电脑和服务器的发展。