在2022世界半导体大会暨南京国际半导体博览会上，CIC灼识咨询合伙人赵晓马提出，随着半导体行业进入后摩尔定律时代，新集成Chiplet和新材料SiC是未来的发展方向。

其中，Chiplet在GPU、FPGA等高算力领域潜力巨大，2021年全球Chiplet市场规模达到18.5亿美元，预计未来五年仍将以46%的年均复合增长率高速增长;新材料SiC制成的第三代功率半导体器件未来将在制造工艺、结构改善方面进一步突破，商业化进程有望加速，2021年全球SiC器件市场规模已达84亿元人民币，预计2026年将增长到199.5亿元人民币。

Chiplet，本质上是一个设计理念，它将不同工艺、不同功能的模块化芯片，通过封装和互联等方式，像拼接乐高积木一样用封装技术整合在一起，形成一颗芯片。

随着数据量急剧增加，算力需求扩大。而硬件层面，采用先进工艺芯片的设计成本逐渐提高，每代制程节点升级所能带来的性能提高幅度和功耗降低幅度减小，摩尔定律发展放缓，单芯片面积和性能出现设计瓶颈。

与传统SoC方案相比，Chiplet可以将采用不同制程的芯粒汇集在一起，且由于芯粒可重复使用，设计灵活，能加快芯片设计公司的设计周期、降低设计成本，且大幅提高芯片性能。

但摩尔定律发展至今已经有50多年，随着半导体工艺的进步，要在同等面积大小的区域里放进更多的硅电路，比如漏电流增加、散热问题增加、时钟频率增长减慢等问题已经不可避免的增加。

目前单纯靠系统级芯片提高性能已经变得更加困难，5nm往下的4nm，3nm等工艺技术，即便取得制程突破，也未必在性能和功耗之间保持平衡，所以这时候Chiplet的概念出现了。

The Linley Group的白皮书《Chiplets Gain Rapid Adoption:Why Big Chips Are Getting Small》中直接提出，Chiplet技术可以将大型7nm设计的成本降低高达25%;在5nm及以下的情况下，节省的成本更大。

目前Chiplet已经有少量商业应用，并吸引英特尔和AMD等国际芯片厂商投入相关研发，在当前SoC遭遇工艺节点和成本瓶颈的情况下有望发展成为一种新的芯片生态。随着 Chiplet 逐步发展，未来来自不同厂 商的芯粒之间的互联需求持续提升。

2022 年 3 月，Chiplet 的高速互联标准——UCIe(Universal Chiplet Interconnect Express，通用芯粒互联技术)正式推出，旨在芯片封装层面确立互联 互通的统一标准，打造一个开放 性的 Chiplet 生态系统。在解决 Chiplet 标准化方面具有划时代意义。

理想情况下，UCIE标准将允许芯片制造商混合和匹配使用不同制造工艺技术的芯片，并由不同公司制造成内置在单个封装内的产品。这意味着将美光制造的存储芯片、AMD制造的CPU芯片和高通制造的无线调制解调器将可以组装在一起，这将可以大大提高性能，同时节省大量电力。而且Chiplet可以大幅提高大型芯片的良率，有利于降低设计的复杂度和设计成本，有望降低芯片制造的成本。

举例来说，在一颗7nm工艺制程的芯片中，一些次要的模块可以用如22nm的较低的工艺制程做成Chiplet，再“拼装”至7nm芯片上，原理如同搭积木一样，这样可以减少对7nm工艺制程的依赖。

到目前为止AMD、英特尔以及台积电等多家国际头部芯片设计企业和多家中国芯片设计企业都曾表明或已经实现在产品中导入 Chiplet 设计。

据公开资料显示，华为于2019年推出了基于Chiplet技术的7nm鲲鹏920处理器。AMD今年3月推出了基于台积电3D Chiplet封装技术的第三代服务器处理芯片，苹果则推出了采用台积电CoWos-S桥接工艺的M1 Ultra芯片。

早在2015年，AMD在放弃芯片制造多年后，表示希望通过推出“小芯片”来夺回英特尔主导的服务器芯片市场。AMD高级副总裁塞缪尔·纳夫齐格(Samuel Naffziger) 在谈到公司当时的计划时称：“我们在芯片设计方面只有一颗子弹可以射中。”他指的就是Chiplet。