英国剑桥 11，2022 年 7 月。模拟 IP 创新者 Agile Analog™ 为其不断增长的模拟 IP 库设计了压降传感器。对于设计人员来说，这是一项重要的安全特性，因为它可以监控电流流过电阻器时的压降，这称为IR压降，会影响芯片的时序，如果发生这种情况，可能会导致功能故障。
Agile Analog首席执行官Barry Paterson解释说：“增加了IR压降的复杂性，它们可能会受到芯片其他区域活动的影响，因此将我们的agileIR DROP纳入设计中，可以实时监控由电源波动，热点，短路等引起的任何IR压降。“重要的是要知道，在芯片的整个生命周期内，IR压降可能会变得更糟，因此需要持续的片内监控。这是由电迁移引起的，即随着时间的推移，当电流流动时，金属分子可以在导线内迁移，使它们在增加这些位置的电阻并导致IR下降的地方变窄。
Agile Analog 的 IR 压降由一个基准电压源和一个或多个比较器组成，这些基准电压源和比较器设置为用于多电平检测的不同阈值电平。可以自定义触发输出的数量，并且可以在操作期间调整每个阈值以支持DVFS操作。四输出配置如图所示。
它专为低功耗而设计，因此如果需要，它可以用于电池供电的设备，这些设备将随着电池放电而改变电源。有功电流约为120 uA，关断电流小于1 uA。作为安全设备，它具有通常为25纳秒的快速检测时间。当步长典型值为20 mV时，阈值精度分别为5%和1%。
Composa™
传统上，模拟IP模块必须针对每种应用和工艺技术进行手动重新设计，但Agile Analog™ 具有自动生成模拟IP的独特方式，以完全满足客户的规格和工艺技术。它被称为Composa™，它使用公司Composa库中经过试验和测试的模拟IP电路。实际上，数字IP的 “一次设计，多次重用” 的模式现在首次应用于模拟IP。由于Composa库中的模拟IP电路已在以前的设计中进行了广泛的测试和使用，并且每次生成时都经过全面验证，因此这为数字IP世界的“硅验证”提供了类似的保证。所有主要代工厂都得到支持，包括TSMC，GlobalFoundries，Samsung Foundry和SMIC以及其他IC代工厂和制造商。
