摩登3注册网站_老工程师谈:BUCK电路的损耗计算


出品
 21ic论坛  kk的回忆


网站:bbs.21ic.com


在BUCK降压电路中,效率这个问题是不可避免要谈到的。效率的降低主要是由于损耗的存在,效率=输出功率÷输入功率 [%],一般芯片效率都在90%以上。在产品应用中用到一块TI的DC-DC降压芯片,其中测试到的效率如下:

这其中由于负载电流的不同,尤其是轻载和重载情况下,会产生效率的变化。


从ROMA的官网上,知道同步降压电路的损耗是由六部分组成的,分别是:Pmos是场效应管导通损耗,Psw是场效应管开关损耗,Pdead_time是死区时间损耗,PGATE是MOSFET的栅极电荷损耗,PCOIL是输出电感的DCR、直流电阻带来的传导损耗,PIC是开关电源芯片自身消化的功率。





根据ROMA对其电源芯片的实测可知,场效应管开关损耗在整个损耗中占比是最大的,这个是由于在场效应开启过程存在电压和电流的重叠区,产生较大的功耗。




场效应管如果在米勒平台停留的实际越长,产生的开关损耗也越大。下图的MOS管开关过程通过仿真很容易出现:




从仿真可以看出,MOS管的Vds和电流Id在
mile平台处重叠,会产生功率的消耗。
开关频率越高,这个损耗就会越大的。





对于MOSFET的开关过程,首先考虑器件孤立地,不受任何外部影响。在这些条件下,MOSFET的等效电路可以用下图所示,该MOS管的栅极是由栅极电阻(Rg)和两个输入电容(Cgs和Cgd)组成。利用这个简单的等效电路,可以得到对阶跃电压信号的输出电压响应。电压VGS是栅极的实际电压装置。





利用Matcad写出Igs和Igd的电流,在上图的t1阶段,没有达到Vgs(th)电压的时候,由于Vgs一直增加,所以Vgs/dt增加,Igs电流一直增加。当达到米勒平台电压的时候,Vgs保持不变,Vgs/dt=0,所以Igs=0。此时VDS在降低,VDS/dt增加,Igd电流开始增加。因此通过数学表达式的简要分析,是符合仿真过程的。





在知道了MOS管的开关过程,开关过程的损耗表达式如下。降低开关频率可以有效降低损耗。但是这样就制约了开关电路小型化的目标。提高开关的上升时间也可以降低损耗,但是这样会造成开关过程的谐波过多,对EMC不利,因此需要综合考虑。因此,要想降低开关损耗,必须考虑到开关的过渡时间和开关频率这两种因素。





现在很多电源芯片,使用软开关技术,该电路是在全桥逆变电路中加入电容和二极管。二极管在开关管导通时起钳位作用, 并构成泻放回路, 泻放电流。电容在反激电压作用下, 电容被充电, 电压不能突然增加, 当电压比较大的时侯, 电流已经为0。


由于MOS管开关损耗受到的制约比较多,所以单独拿出来讨论。场效应管导通损耗比较小,对于同步整流电源芯片,是上下桥的MOS管损耗。是受到MOS管的导通内阻内阻Rdc决定,现在的MOSFET的内阻可以做到几个毫欧,所以产生损耗很小。计算公式如下:


Pmos=I*I*Rdc*D+ I*I*Rdc*(1-D)


电感线圈的损耗分为直流损耗和交流损耗,直流损耗受电感线圈的直流DCR决定,交流损耗是由电感的磁损和铜损决定,一般交流损耗相对直流损耗比较小,可以忽略。(开关频率和输入电压过高的时候,交流损耗也较大,不能忽略)


Pcoil=I*I*DCR


电源芯片的消耗的电流基本就是损耗,这个参数可以在datasheet中查询到:


PIC=Vin*I_IC


死区时间损耗Pdead_tine这个主要有开关电源芯片内部控制器决定,一般datasheet是不提供这个参数,可以参考ROMA的公式:





PGATE是MOSFET的栅极电荷损耗,如果是外置MOSFET这个参数会提供。会提供输入电容,输出电容,栅源级电荷,栅漏级电荷等等参数。











免责声明:本文内容由21ic获得授权后发布,版权归原作者所有,本平台仅提供信息存储服务。文章仅代表作者个人观点,不代表本平台立场,如有问题,请联系我们,谢谢!