全球铋的存储量非常稀少，并且其存在形式也非常的特殊。其质地非常脆弱，非常容易混熟，粉碎化学性质相对来讲比较稳定，而且自然界之中大多数时候以游离金属以及矿物的形式所存在的。

根据数据显示，中国国内存储币量最大的是湖南，光是湖南，这一个省就占据了全球存储量的50%，另外就是广东和广西。不管是在铋的存储量还是在产量之中，中国在全球范围内都占据着绝对有利的地位。

台积电想要实现1纳米，那么中国是一定绕不开的，如果真的能够在1纳米上进行应用，那么中国在全球芯片产业链之中的地位将会获得极大的提升。最近一段时间以来，台积电的日子被并不好过。

美国虽然看起来对于台积电非常重视，但实际上美国也有自己的小心思，一旦美国真的建立起了属于自己的芯片产业链，那么台积电将会成为谁要被美所打压的目标之一。

随着全球科技产业的快速发展，芯片制造技术的重要性与日递增。尤其是在美国修改芯片规则之后，越来越多的国家开始布局芯片的技术研发。

比如欧盟，就有17个国家共同签署了《欧洲处理器发展声明》，计划在2年~3年的时间内投入1450亿欧元，来发展欧洲的处理器技术。而国内市场的芯片市场，也由于台积电的无法自由出货，走上了一条独立自主的道路。

为了帮助企业摆脱芯片领域“卡脖子”的局面，中科院等国内高校也就芯片制造技术的研发进行了布局。在这样的局面之下，越来越多与芯片制造有关的技术开始得到突破。

早在2021年，清华工物系就在对新型加速器光源“稳态微聚束”的研究中，取得重大的科研进展。该研究报告了一种新型粒子加速器光源“稳态微聚束”的首个原理验证实验，并且，有望在EUV光刻机中进行使用。

时隔仅一年之后，清华大学再度就科研项目进行官宣，国产1nm晶体管技术技术也终于迎来了突破。

据了解，3月10日，清华大学在官方微博中发布消息，“清华大学集成电路学院任天令教授团队，在小尺寸晶体管的研究方面取得了重大进展，首次实现了具有亚1纳米栅极长度的晶体管，并具有良好的电学性能。”

首先，随着摩尔定律的不断推进，全球几乎所有的半导体公司都在寻求新的晶体管技术。因为，原有的FinFET晶体管技术在进入5nm工艺制程之后，就出现了电磁隧穿的现象，即晶体管的栅极(开关)被击穿，造成芯片的“漏电”。

漏电现象一旦出现，不仅会大幅度增加芯片的功耗，还会导致芯片的封装发热。这也是目前国产手机，为什么要不停地要为手机堆“散热”的主要原因。

全球半导体公司为了解决这一问题，纷纷投入大量的资金用于研发，在晶体管的材料、结构上大做文章，比如三星，就计划在3nm工艺节点，尝试通过

环绕式结构FET，来解决芯片的漏电、发热问题。

但是，想要在单位面积内尽可能多的堆积晶体管，仅通过改变结构来实现还不够，所以，就需要在晶体管本身的材料、设计上做研究。这次清华大学任天令教授的团队，就验证了之前清华所提出的垂直硫化钼晶体管概念，并且证实了这项技术，在亚1nm阶段仍具有良好的电学性能。

前ASML已经推出了三代EUV光刻机，分别是TWINSCAN NXE:3400B 、NXE:3400C、NXE:3600D。这三代EUV光刻机的数值孔径为0.33，理论上能够生产的芯片精度，最多在2nm左右。

所以一旦进入到2nm以下，也就是埃米(1埃米=0.1纳米)时，那么ASML还得研发更高精度的光刻机才行。而更高精度的光刻机，称之为High NA(高数值孔径)EUV光刻机。

事实上，ASML也早就有准备了，ASML下一代高精度的EUV光刻机型号叫做EXE:5000，数值孔径为0.55，可用于2nm以下的芯片制造，比如1.4nm(14埃米)、1nm(10埃米)等工艺。

在2020年底的时候，就有媒体报道，ASML其实已经基本研发完成，正在开始试产，预计到2022年就会商用。而近日imec正式表示，ASML的EXE:5000光刻机，会在2022年-2023年提供。

但晶圆厂商基于这台光刻机，生产nm以上的芯片，至少要到2025年之后，其认为的工艺路径进程是2025对应A14(14=1.4纳米)，2027年为A10(10=1nm)、2029年为A7(7=0.7纳米)。

想必接下来，各大晶圆代工厂们，特别是台积电、三星、intel又要抢光刻机忙了，毕竟全球仅ASML能够生产，谁能提前买到0.55NA光刻机，也就相当于拿到了进入埃米级工艺的门票，就能取得先机。